用于高速闪存存储器系统的位线调节器的制造方法
【技术领域】
[0001]公开了一种用于在高速闪存存储器系统中使用的位线调节器。
【背景技术】
[0002]闪存存储器系统是众所周知的。闪存存储器系统通常包括一或多个闪存存储器单元的阵列。该单元被组织为在阵列内的行和列。每一个行被字线激活，且每一个列被位线激活。因此，对于读或写操作，通过断言特定的字线和特定的位线来访问特别的闪存存储器单元。
[0003]在一些现有技术的系统中，在读操作期间，位线将在非常短的周期中由位线调节器准确地预充电到偏置电压。这提高了系统的速度和准确性。
[0004]因为闪存存储器系统已经变得更快，所以现有技术的位线调节器在系统能够运行多快中已经变成了限制因素。例如，如果闪存存储器系统在100MHz或更快处操作，则位线调节器必须在Ins或更少中对位线进行预充电。现有技术的位线调节器不能在这种速度下操作。
[0005]现有技术的位线调节器的一些示例包括利用Vt箝位电路，运算放大器，或者NM0S跟随器的位线调节器。这些现有技术的系统不能在更高的速度下准确地操作。
[0006]需要的是改进的位线调节器设计，其能够在高速下操作。进一步需要的是能够在存储器系统的操作期间因为操作条件改变以及过程改变而进行自动微调的位线调节器。
【发明内容】
[0007]公开了一种用于在闪存存储器系统中使用的改进的位线调节器。位线调节器能够进行自动微调，使得位线偏置电压因为操作条件改变而进行调整。
【附图说明】
[0008]图1描绘了包括了位线调节器的闪存存储器系统的实施例。
[0009]图2描绘了位线调节器的实施例。
[0010]图3描绘了采样和保持电路以及比较器的实施例。
[0011]图4描绘了示出位线调节器的微调的示例性时序图。
【具体实施方式】
[0012]参考图1，描绘了闪存存储器系统100的实施例。如现有技术中已知的，闪存存储器系统100包括闪存存储器阵列180，列多路复用器170，以及读出放大器160a...160η (其中η是整数)。读出放大器160a...160η中的每一个读出放大器用来在读操作期间读取存储在存储器单元中的电压，该存储器单元在对应于位线的列中。
[0013]闪存存储器系统100还包括可微调的位线调节器系统110，其包括位线调节器120，采样和保持电路130，比较器140，以及判优器150。
[0014]位线调节器120接收参考电压VREF，并且输出预充电的位线195(标记为VBL)。用于VREF的示例性值是1.0伏特。将预充电的位线195提供给读出放大器160a...160η中的每一个读出放大器，并通过读出放大器对在读操作期间使用的位线进行预充电。
[0015]采样和保持电路130接收预充电的位线195以及控制信号/ATD。采样和保持电路130将在控制信号/ATD的边缘对预充电的位线195进行采样，并将结果输出到比较器140。
[0016]比较器140还接收参考电压VREF，并且输出指示VREF是大于还是小于接收自采样和保持电路130的信号的信号。
[0017]判优器150接收比较器140的输出。如果VREF大于采样和保持电路130的输出，则判优器将调整微调位190以使位线调节器增加预充电的位线195的电压。如果VREF等于或小于采样和保持电路130的输出，则判优器将调整微调位190以使位线调节器减小预充电的位线195的电压。
[0018]参考图2，描绘了关于位线调节器120的实施例的附加的细节。位线调节器120包括放大器201。放大器201在它的正输入端上接收VREF，并输出电压BIAS，其中，BIAS =VREF+NM0S晶体管202的阈值电压。放大器201的负输入端是节点250，其将等于VREF。输出(VBL)将等于VREF-NM0S晶体管205的阈值电压，如果NM0S晶体管205和NM0S晶体管202非常好的匹配，则所述输出(VBL)将在VREF周围。控制信号ATD由反相器204接收来以产生/ATD。当ATD是高的时，/ATD将是低的，并且结果，PM0S晶体管208，221，231....241将被打开。当ATD是低的时，/ATD将是高的，并且结果，PM0S晶体管208，221，231....241将被关断。
[0019]当ATD是高的时，则VBL 195将接收来自升压电路的电流，该升压电路包括NM0S晶体管205，且升压电路包括PM0S晶体管209和NM0S晶体管209，其将供应在VBL上负载的最小电流。该升压电路将在VBL处增加位线调节器120的输出强度，例如，其将阻止因为负载改变而可能另外出现的电压下降。因此，作为自动微调过程的结果，VBL将被保持在更恒定的电平处，且将能够经受住更宽范围的负载。
[0020]由判优器150设置的微调位190的值也可以将附加的升压电路添加连接到VBL195，其将进一步增加位线调节器120的输出强度。此处，微调位190包括m+1位，(其中，m是整数，并且一般将等于n，因为在阵列中有n+1个读出放大器和n+1列)。微调位190中的每一个微调位连接到PM0S晶体管的栅极，此处示出为PM0S晶体管222,232...242。尽管三个升压电路被示出为用于接收微调位190( —个升压电路包括PM0S晶体管221和222以及NM0S晶体管223 ;另一个升压电路包括PM0S晶体管231和231以及NM0S晶体管233 ；以及另一个升压电路包括PM0S晶体管241、242以及NM0S晶体管243)，将理解的是，存在m+1个升压电路，每一个升压电路对应于微调位190中的一个微调位，且每一个升压电路和所示出的三个升压电路中的任何一个升压电路一致。
[0021]因此，由VBL 195保持的偏置电压可以通过因为条件变化而调整微调位190的值来保持恒定。这避免了电压中的下降。
[0022]参考图3，针对采样和保持电路130和比较器140的实施例示出了附加的细节。采样和保持电路130包括反相器301，开关302 (其包括PM0S晶体管303以及NM0S晶体管304)以及电容器305。当控制信号ATD是低的时，打开开关302，其转而允许VBL 195被馈送到比较器140中。然后，比较器140比较参考电压VREF和来自VBL 195的采样电压的电压，以生成输出COMPOUT，其然后被提供给判优器150。
[0023]判优器可选地包括控制器。替换地，判优器150可以包括离散逻辑。
[0024]参考图4，示出了示例性时序图400。控制信号ATD如所示的随着时间变化。可以在每个ATD脉冲处重新评估用于微调位190的值以及VBL 195的电压。
[0025]示出了来自比较器140的输出C0MP0UT，且在这个示例中，随着时间而改变，其表示在VBL 195的电压中的改变(也许由于温度中的改变、负载中的改变等)。示出了用于微调位190的示例性值。例如，当COMPOUT的值在时间周期1的结尾处改变时，可以对微调位190做出从11110000到11100000，并接着到11000000的调整，从而表示将由位线调节器120对VBL 195做出的改变。当COMPOUT的值在周期3的结尾处再次改变时，对微调位190做出从11000000到11100000，并接着到11110000的调整。
[0026]因此，可以通过调整微调位195实时地对VBL 195做出改变。
[0027]本文中对本发明的参考不意在限制任何权利要求或权利要求术语的范围，而替代地，仅参考可以由权利要求中的一或多个权利要求覆盖的一或多个特征。上面描述的材料，过程以及数字示例仅是示例性的，且不应该被视为限制权利要求。应当注意的是，如本文中使用的术语“在……上方”和“在……上”都开放性地包含“直接在……上”(没有布置在其间的中间材料，元件，或空间)以及“间接在……上”(有布置在其间的中间材料，元件，或空间)。同样，术语“相邻”包括“直接相邻”(没有布置在其间的中间材料，元件，或空间)以及“间接相邻”(有布置在其间的中间材料，元件，或空间)。例如，“在基板上方”形成元件可以包括直接在基板上形成该元件(没有在其间的中间材料/元件)，以及间接在基板上形成该元件(具有在其间的一个或多个中间材料/元件)。
【主权项】
1.一种存储器系统，包括: 存储器单元的阵列，其被组织为行和列，其中，存储器单元中的每一列存储器单元耦合至位线；以及 位线调节器，用于将偏置电压施加至每一个位线，所述位线调节器包括: 第一电路，用于输出多个微调位；以及 第二电路，响应于所述多个微调位调整所述偏置电压。2.权利要求1所述的存储器系统，其中，所述第一电路基于所述偏置电压和参考电压的比较来生成微调位。3.权利要求1所述的存储器系统，其中，所述第一电路包括: 采样和保持电路，用于基于所述偏置电压生成采样电压； 比较器，用于比较所述采样电压和参考电压并生成输出； 判优器，用于接收来自所述比较器的所述输出并生成所述微调位。4.权利要求1所述的存储器系统，其中，所述第二电路包括: 升压电路，用于响应于所述微调位之一调整所述输出强度。5.权利要求4所述的存储器系统，其中，所述第二电路包括: 多个升压电路，每一个升压电路响应于微调位，用于调整所述输出强度。6.权利要求4所述的存储器系统，其中，所述第二电路进一步包括: 控制信号，用于使能所述升压电路。7.权利要求5所述的存储器系统，其中，所述第二电路进一步包括: 控制信号，用于使能所述多个升压电路。8.权利要求1所述的存储器系统，其中，所述存储器单元包括闪存存储器单元。9.一种存储器系统，包括: 存储器单元的阵列，其被组织为行和列，其中，存储器单元中的每一列存储器单元耦合至位线；以及 位线调节器，用于将偏置电压施加至每一个位线，所述位线调节器包括: 采样和保持电路，用于基于所述偏置电压生成采样电压； 比较器，用于比较所述采样电压和参考电压并生成输出； 判优器，用于接收来自所述比较器的所述输出并生成微调位；以及 升压电路，用于响应于所述微调位中的一或多个微调位调整所述输出强度。10.权利要求9所述的存储器系统，其中，所述存储器单元包括闪存存储器单元。11.权利要求9所述的存储器系统，其中，所述微调位包括8个位。12.权利要求9所述的存储器系统，其中，所述参考电压是1.0伏特。13.权利要求9所述的存储器系统，其中，所述判优器包括控制器。14.权利要求9所述的存储器系统，其中，所述判优器包括离散逻辑。15.一种调整存储器系统中的位线的偏置电压的方法，包括: 对所述位线的电压进行采样以生成采样电压； 比较所述采样电压和参考电压以生成输出； 响应于所述输出生成多个微调位； 响应于所述多个微调位改变所述偏置电压。16.权利要求15所述的方法，其中，所述改变步骤由位线调节器执行。17.权利要求15所述的方法，其中，所述改变步骤包括将一或多个升压电路耦合至所述位线。18.权利要求15所述的方法，其中，所述改变步骤由控制信号使能。19.权利要求15所述的方法，其中，所述参考电压是1.0伏特。20.权利要求15所述的方法，进一步包括使用所述位线来读取存储器单元。
【专利摘要】用于高速闪存存储器系统的位线调节器。公开了一种用于在高速闪存存储器系统中使用的位线调节器。该位线调节器响应于一组微调位，该微调位通过比较位线的偏置电压和参考电压来生成。
【IPC分类】G11C16/24
【公开号】CN105336369
【申请号】CN201410429526
【发明人】钱晓州, 周耀, 盛斌, 彭家旭, 朱瑶华
【申请人】硅存储技术公司
【公开日】2016年2月17日
【申请日】2014年7月22日
【公告号】US9378834, US20160027519