专利名称：具有垂直写线的磁阻式随机存储器的制作方法
技术领域：
本发明总的来说涉及半导体设备，更具体地涉及一种磁阻式随机存储器(MRAM)设备。
背景技术：
半导体工业目前在进行用作非易失性存储器(NVM)的磁阻式随机存储器(MRAM)技术的开发。MRAM也可能证明作为动态随机存储器(DRAM)或静态随机存储器(SRAM)的替代物是很有效的。有两种主要类型的MRAMMTJ(磁性隧道结)和GMR(巨磁电阻)MRAM。MRAM阵列包括由许多数字线交叉的写线或位线。在写线和数字线的每一个交叉处，一个磁性隧道结层状夹心结构形成一个在其中存储一个“位”的信息的存储元件或位单元。该磁性隧道结层状夹心结构由在具有固定磁化向量的磁层和可以切换磁化向量的磁层之间的薄的绝缘材料组成；这两个磁层分别称为固定磁层和自由(或切换)磁层。
当将数据写到单个磁性隧道结层状夹心结构的时候，MRAM出现一个问题。由于写线电流穿过多个MRAM位单元，为了使用足够的电流来写在该写线和数字线的交叉点上的选中的MRAM位单元，邻近的MRAM位单元也被附带地写了，这会导致不正确的数据存储。因此，存在这样的需要，可控地写单个MRAM位单元，不附带地写邻近的MRAM位单元。
本发明是经由实例来说明的，并不局限于这些附图，其中相同的参考符号表示相似的元件，其中
图1说明了根据本发明的一个实施例的MRAM设备的剖面概念视图；图2说明了一个包括图1的MRAM设备的MRAM阵列的电路图；以及图3至图8说明了根据本发明的一个实施例，形成MRAM设备的过程的剖视图。
本领域的技术人员理解，是为了简单清楚而举这些图中的元件为例说明的，而不必按比例来画这些元件。例如，相对于其它元件，这些图中的有些元件的尺寸被放大了，以帮助提高对本发明的实施例的理解。
具体实施例方式
图1说明了MRAM设备10的剖视图，其包括单晶体层9(或其它适合的层，例如绝缘硅(SOI)等)、掺杂区域12和13、第一通孔14、字线16、第一导电衬垫或结构20、第二通孔22、第二导电衬垫或结构24、假接地线(接地结构)18、MRAM层状夹心结构26和位线40。第一电介质层33和第二电介质层42使导电区域彼此互相绝缘，例如使第一导电层20与假接地线18绝缘。字线16是一个晶体管的栅电极，该晶体管包括充当源极和漏极区的掺杂区域12和13的一些部分，并包括充当栅氧化层的第一电介质层33的一部分。根据一个非限制性的实施例，单晶体衬底9是P型硅衬底，字线晶体管是NMOS晶体管。其它电路元件，例如输入/输出电路、数据/地址译码器以及比较器，也可以包含在该MRAM设备10中，但是为了简化起见而将它们从图中省去了。
MRAM层状夹心结构26包括被第三电介质层30隔开的固定磁层28和自由磁层32、可选第四电介质层34以及金属栓36。尽管由于二维图的局限性而未在图1中示出，该固定磁层28环绕一个凹坑的所有侧面，在一个实施例中形成了磁性材料环或柱面，该固定磁层28在该凹坑内部。因此，所示的固定磁层28的两部分是彼此相连的，是整个固定磁层28的一部分。固定磁层28是一个如在固定磁层28的圈中的“X”和在圈内的点所示的固定磁层。在圈内的“X”表示磁场正朝该页里传播或向离开读者的方向传播(即，好像一个人正从尾部看一支箭，“X”表示箭末端的羽毛)，而在圈内的点表示磁场正朝该页外传播或向读者传播(即，好像一个人正在看一支箭的箭头)，这是有关磁体的常见表示法。因此，在图1的实施例中，固定磁层28的磁场在逆时针的水平环方向上传播。但是，作为替换，固定磁层28的磁场也可以在顺时针方向上传播。然而，重要的是，固定磁层28具有仅在一个方向(即，顺时针或逆时针)上传播的磁场。换句话说，固定磁层28的磁场的方向不能通过施加电流来改变。
与此相反，自由磁层32具有可以在顺时针或逆时针方向上传播的磁场，如都具有在圈内的“X”和在圈内的点的自由磁层32的两个部分所示。但是，在施加改变方向的电流之前，该磁场仅在一个方向上传播。例如，如果磁场在水平面上逆时针传播，那么因要它在水平面上顺时针传播，可以施加一个电流来切换该磁场的方向。
自由磁层32，和固定磁层28一样，与一个凹坑的所有侧面邻接，在一个实施例中形成了磁性材料环或柱面，该自由磁层在该凹坑内部。因此在图1中仅示出了彼此相连的两个部分。第三电介质30使都是导电磁性材料的自由磁层32和固定磁层28彼此电气绝缘，所以当将电流施加在自由磁层32上时，它也不影响固定磁层28。类似的，可选第四电介质34可以在写操作期间使自由磁层32与金属栓36电气绝缘，该金属栓36是写电流线或写通路结构。然而，可选第四电介质34可以不需要，这取决于用于金属栓36和自由磁层32的材料。例如，如果金属栓36是铜，而自由磁层是铁合金，例如NiFe，由于铜显著地比铁合金易导电，不太可能大量电流会从铜层传输到自由磁层，因而对于写操作来说就不需要在它们之间的绝缘层(即，可选第四电介质34)。
如图1中所示，自由磁层32、固定磁层28、第三电介质30、可选电介质34以及金属栓36全部位于凹坑内。自由磁层32环绕金属栓36的至少一部分，第三电介质层30环绕自由磁层32的至少一部分，而固定磁层28环绕第三电介质层30的至少一部分。如果提供第四电介质层34的话，那么可选第四电介质层34环绕金属栓36的至少一部分，而自由磁层32环绕第四电介质层34的一部分。
在一个实施例中，一条数字线位于在该凹坑内的MRAM层状夹心结构26的上面。此外，位线40形成该凹坑的侧壁的至少一部分，因此，位线40耦合至与该凹坑的侧壁相邻的固定磁层28。
在写操作期间，将数字线38和位线40设置为高，将假接地线18设置为低，将字线设置为高。写电流从数字线3 8经由金属栓36传播到在字线16中的晶体管，反之亦然。字线16与栅电极(控制端)耦合，在优选实施例中字线16是该栅电极。因此，字线16控制该晶体管的电导率。在写操作期间，该晶体管具有一个端子，该端子是掺杂区域12，通过电压使该掺杂区域12导电以单独地使电流流经金属栓36。因此，在写入时该电流在基本垂直的方向上传播。换句话说，相对于自由磁层32来决定金属栓36的位置，以提供具有垂直分量的电流通路。
为了写入过程而选择的方向改变在自由磁层32中的磁场的极性(方向)，而在固定磁层28中的磁场的方向保持不变。自由磁层32的磁场的极性与固定磁层28的磁场的极性是平行或逆平行的。换句话说，如果固定磁层28和自由磁层的磁场的极性是逆时针的，那么这两个层的磁场的极性是彼此平行的(即，在两个层中的电子的自旋是相同的(彼此平行)，所以每一层的磁场的方向彼此相同)。但是，如果固定磁层28的磁场的极性是逆时针的，而自由磁层32的是顺时针的，那么这两个层的磁场的极性是彼此逆平行的(即，在这两层中的电子的自旋不是彼此相同的，而是彼此逆平行的，所以每一个层的磁场的方向是相反的)。
为了读取MRAM设备26，检测出相应于固定磁层28的自由磁层32的磁场的极性。换句话说，确定两个磁层的极性是平行的还是逆平行的。如果固定磁层28和自由磁层32的磁场的极性是彼此平行的，那么对于电子来说，就比如果各层的极性是彼此逆平行的更容易在MRAM层状夹心结构26中开辟隧道。因此，如果固定磁层28和自由磁层32的极性是彼此平行的，与它们彼此逆平行相反，可以检测到较大的放电率。而且，在固定磁层28和自由磁层32之间的电阻表现出存储在MRAM层状夹心结构26中的值。为了读出MRAM设备26，将假接地线18设置为低，将数字线38和字线16设置为高，在位线40上检测放电率。如图1中所示，读电流从字线16中的晶体管经由MRAM层状夹心结构26传播到位线40，放电率就是从该位线40中检测的。晶体管的掺杂区域13(一个端子)是与假接地线18耦合的，并在读操作中，通过电压来使该掺杂区域13导电，以使电流在金属栓36和假接地线18之间流动。因此，在字线16中的晶体管是用于读和写操作的。
图2说明了MRAM阵列42的示意图，该MRAM阵列42包括多个MRAM单元44-49。每个MRAM单元44-49包括一个与图1的MRAM层状夹心结构26相似的MRAM层状夹心结构50-55，以及包括晶体管56-61。晶体管56-61中的一些是通过字线(WL)72-74或假接地线(VGL)65-66彼此耦合的，字线72-74形成了各晶体管的栅电极。例如，字线(WL1)72耦合了晶体管56和59，字线(WL2)73耦合了晶体管57和60，而字线(WL3)74耦合了晶体管58和61。假接地线(VGL1)65耦合了晶体管56-58，而假接地线(VGL2)66耦合了晶体管59-61。类似地，MRAM层状夹心结构50-55中的一些是通过数字线(DL)68-70或位线(BL)62-63来彼此耦合的。数字线(DL1)68耦合了MRAM层状夹心结构50和53，数字线(DL2)69耦合了MRAM层状夹心结构51和54，而数字线(DL3)70耦合了MRAM层状夹心结构52和55。位线(BL1)62耦合了MRAM层状夹心结构50-52，而位线(BL2)63耦合了MRAM层状夹心结构53-55。位线62-63是与字线72-74垂直的，而数字线68-70是与假接地线65-66垂直的。
一般地，在写操作期间，位线62-63、数字线68-70以及字线72-74是保持为低的，而假接地线65-66是预充电为高的。将与选中的要写入的MRAM单元耦合的数字线转为高，与该选中的MRAM单元耦合的字线也一样。将与选中的MRAM单元耦合的假接地线设置为低，例如，要写MRAM单元44，就将假接地线(VGL1)65设置为低，将数字线(DL1)68和字线(WL1)72设置为高。将所有位线62-63设置为低，因为不用它们来写MRAM单元44。此外，将数字线69-70和字线73-74设置为低。而且，也将假接地线(VGL2)66设置为高。
如上面所解释的，使用选中的字线来写MRAM层状夹心结构。选中的接地线将电流施加在选中的MRAM单元中的选中的晶体管的第一掺杂区域(即，源极区)。在选中的字线上的电压使选中的晶体管接通。该MRAM层状夹心结构是与该选中的晶体管的第二掺杂区域(即漏极区)和选中的数字线耦合的。该MRAM层状夹心结构还与一根位线耦合，但是它并不用在写入过程中。因此，通过使选中的MRAM层状夹心结构的自由磁层与固定磁层平行或逆平行，以使用来自选中的数字线和选中的晶体管的第二掺杂区域的电流来写该MRAM层状夹心结构。既然因为未选中的字线被设置为低所以在未选中的单元中晶体管没有接通，未选中的MRAM层状夹心结构不从未选中的晶体管的第二掺杂区域接收电流，以及没有来自被设置为低的未选中的数字线的电流，因此合乎需要地，未选中的MRAM层状夹心结构的自由磁层的极性没有改变。而且，在越过未选中的MRAM层状夹心结构的选中的数字线和假接地线中流动的电流是水平地流动的，因此，由这些电流产生的磁场不在改变未选中的MRAM的自由磁层的磁化状态的适当的方向上。这与传统平面MRAM单元形成对比，在传统平面MRAM单元中，所有写电流的方向都是水平的，仅仅是磁场的大小而不是它的方向，使选中的单元有别于未选中的单元。这极大地改善了在合乎需要地写选中的单元和不合乎需要地写未选中的单元之间的界限。
一般地，在读操作期间，所有数字线68-70、位线62-63都是预充电为高的。假接地线65-66和字线73-74保持为低。然后，使与选中的MRAM单元耦合的字线转变为高，检测与选中的MRAM单元耦合的位线。例如，要读出MRAM单元44，就将假接地线(VGL1)65设置为低，将数字线(DL1)68预充电为高，将字线(WL1)72设置为高，并使用位线(BL1)62来检测放电率。所有数字线68-70都被设置为高，因为不用它们来读MRAM单元44，不过应当注意字线(WL1)72被设置为高的时候数字线(DL1)68会被拉低。通过将位线62的放电率与一个参考单元比较，就能够确定MRAM单元44中的自由层的磁化状态是与MRAM单元44中的固定磁层的磁化状态平行还是逆平行。这样就将数据从该单元中读出了。
根据本发明的一个实施例，就图3-图8说明了形成能够在图2的示意图中提供的MRAM单元的过程，这也包括相关的磁存储器元件数字线和位线电路。图3说明了使用传统工序形成的MRAM设备的一部分。
参考图3，示出了包括一个没完全制造好的MRAM设备10的剖视图。MRAM设备10包括一个单晶体衬底9(或其它适合的衬底，例如绝缘硅(SOI)等等)。掺杂区域11、12和13是源极和漏极区。掺杂区域12和13形成具有由字线16形成的栅电极的晶体管的源极和漏极。这个晶体管是存储单元的一部分，其中正在形成的MRAM层状夹心结构是该存储单元的一部分。然而，字线17是与正在形成的MRAM层状夹心结构相关联的，但没有在图中示出。具有由字线17形成的栅电极的晶体管的源极和漏极区域是掺杂区域11和12。在一个实施例中，掺杂区域11和12是通过离子注入形成的。
在开始晶体管的制造之前，淀积电介质材料，以便一个电介质材料在掺杂区域11和12与掺杂区域12和13之间的区域之上，该区域将成为晶体管的隧道区域。该电介质材料是栅极介质，可以是二氧化硅、二氧化铪、其它任何电介质或它们的组合。
然后通过对像多晶硅、钨、钽等以及它们的组合这样的材料进行淀积并使其形成图案来形成栅电极。由于该晶体管的栅电极也是字线，所以使该材料形成图案以使它的一部分放在预先形成的栅极介质之上。为了它形成用于在不同MRAM单元中的多个晶体管的多个栅电极，该字线应当放在许多栅极介质之上。因此在图3所示的实施例中，使字线构图成剖面图中所示的结构，但是在三维中，字线进入或离开纸面。
在形成栅电极之后，形成掺杂区域11、12和13，这典型地是通过离子注入来完成的。然后在衬底表面(注意，当在这上下文中使用的时候，“衬底表面”包括半导体设备的衬底以及一直到所讨论的加工点的所有在该半导体设备的衬底上制作的层。因此，衬底表面指的是衬底当前最上面的表面，包括所有在其中形成的结构)上叠加地形成第一层间电介质(ILD)层(它是第一电介质层33的一部分)。在一个实施例中，第一ILD层是二氧化硅，其含有通过使用四乙氧基甲硅烷(TEOS)作为气体源的化学汽相淀积(CVD)来淀积的材料。作为替焕，第一ILD层可以是氮化硅层、磷硅玻璃(PSG)层、硼磷硅玻璃(BPSG)层、旋涂式玻璃(SOG)层、氮氧化硅(SiON)层、聚酰亚胺层、具有低k的电介质材料层(为了说明起见，低k电介质材料或低介电常数材料是任何具有比二氧化硅的介电常数小的介电常数的材料)等等。作为替换，淀积可以通过物理汽相淀积(PVD)、PVD和CVD的组合等或它们的组合来产生。
然后通过蚀刻第一ILD层并形成栓填充材料或材料的组合，在第一ILD层内并在掺杂区域11和12之上形成通路14和15。在一个实施例中，导电栓14和15包括粘附/阻挡层(未示出)和栓填充材料。粘附/阻挡层通常是难熔金属，例如钨(W)、钛(Ti)、钽(Ta)等、难熔金属氮化物、或难熔金属的组合或它们的氮化物。栓填充材料通常是钨、铝、铜或类似的导电材料。粘附/阻挡层和栓填充材料可以使用PVD、CVD、电镀处理、它们的组合等来淀积。在淀积粘附/阻挡层和栓填充材料之后，抛光该衬底表面以去除不包含在该开口内的粘附/阻挡层和栓填充材料的部分，以形成通路14和15。
然后在该半导体衬底上淀积一个(形成第一电介质层33的另一部分的)层间电介质层，该层间电介质层可以是任何用于第一ILD层的材料。优选地，该层间电介质层和第一ILD层是相同的材料。使层间电介质层形成图案以形成凹坑，并在该凹坑内形成一个导电材料，抛光该导电材料以形成假接地线18、第一金属衬垫20和假接地线19。该导电材料可以是任何用来形成通路14和15的材料或材料的堆叠。尽管假接地线18与一个未在图3-图8中示出的MRAM层状夹心结构耦合，假接地线18和19是彼此耦合的，但是不和与假接地线18和19绝缘的第一金属衬垫耦合。因此，在一个实施例中，在三维中假接地线19是从图3的页面出来的并且在一个未示出的平面中位置与第一金属衬垫20相邻，并与假接地线18相连。
接下来，淀积(形成第一电介质层的又一部分的)第二ILD层，并使其形成图案。第二ILD层优选地是与第一ILD层和/或层间电介质层相同的材料，但并不是必须的。使用双嵌入(in-laid)方法，例如先通路、后沟槽(VFTL)或先沟槽、后通路(TFVL)处理，或使用单嵌入方法，使第二ILD层形成图案以形成第二通路22和第二金属衬垫24，其中首先形成通路，抛光它以具有与第二ILD层共面的表面，然后淀积另一电介质层并使其形成图案，形成第二导电层衬垫24。这些工序是传统的，是本领域的普通技术人员所知晓的。第二通路22和第二导电层衬垫24是导电材料，可以是任何对于通路14和15所述的材料或材料的组合。在一个优选实施例中，通路14、15和22是相同的材料，并且至少第一导电层衬垫20和第二导电层衬垫24是相同的材料。
在形成第二金属衬垫24之后，淀积一个可以是与第一ILD层材料相同的电介质层，以便所有ILD和层间电介质层一起形成第一电介质层33，该第一电介质层可以由多个相同电介质材料或多种电介质材料的堆叠形成。
通过CVD、PVD等以及它们的组合来形成一个导电材料，例如铜、铜合金、铝等以及它们组合，以形成位线40。形成一个电介质层(未在图中示出)并使其形成图案，以形成图案或凹坑，在其中淀积导电材料以形成位线40。接下来，在位线40上淀积第二电介质层42，如图3所示。第二电介质层42可以是任何电介质层，特别是对于第一ILD层所述的那些。
如图4所示，使用传统工序使衬底表面形成图案，并蚀刻它，以确定一个凹坑76。更准确地说，蚀刻第一电介质层33、位线40和第二电介质层42。因此，蚀刻工序使用蚀刻这三个层的三步骤蚀刻工序，以便凹坑76使第二导电层衬垫24露出来。要蚀刻第一电介质层33和第二电介质层42，可以使用含氟化学品，特别是如果它们是二氧化硅。如果位线40是铜，可以使用含氯化学品来蚀刻它。
在形成凹坑76之后，使用PVD、离子束淀积(IBD)、CVD等或它们的组合来在衬底表面上叠加地淀积第一磁性材料。第一磁性材料可以是NiFe、CoFe、NiFeCo等。还可以使用多层堆叠，例如夹在具有相反的磁化向量的磁层中的非磁性或反磁铁性的层。
在一个实施例中，在淀积第一磁性材料之后各向异性地蚀刻它，如图5中所示。如果该磁性材料是NiFe，那么就可以使用包括含氯化学品的等离子体蚀刻。作为替换，可以使用CMP工序来使第一磁性材料平坦。第一磁性材料是正在凹坑76中形成的MRAM层状夹心结构的固定磁层28，通常是2到20纳米厚。如果执行各向异性蚀刻，那么固定磁层28的顶部就会具有如图5至图8中所示的倾斜面，而如果执行CMP，那么在CMP之后，固定磁层28就会类似图1中它的形状。这同样适用于将在下面论述的工序中形成的第三电介质层30、自由磁层24和可选电介质层32。
在形成固定磁层28之后，使用PVD、离子束淀积(IBD)、CVD等或它们的组合来淀积第三电介质层30和第二磁存储器材料。第二磁存储器材料可以是NiFe、CoFe、NiFeCo等。还可以使用(例如CoFe和NiFe的)多层堆叠。
第三电介质层30可以是氧化铝(Al2O3)。在一个实施例中，第三电介质层30是通过首先在半导体衬底上淀积铝膜，然后使用像RF氧等离子体这样的氧化源来氧化该铝膜而形成的。替代地，可以在氧化铝淀积在半导体衬底上之后，跟着一个随后的在加热的或未加热的氧环境中的工序，以确保铝的完全氧化。
如图6中所示，在一个实施例中，第二磁性材料和电介质层是各向异性地蚀刻的。如果该电介质层是氧化铝，就可以用使用含氯化学品的等离子体蚀刻，如果该第二磁性材料是NiFe，那么就可以用使用含氯化学的等离子体蚀刻。优选地，该电介质层和第二磁性材料是在两步骤或一步骤蚀刻工序中被淀积然后被蚀刻的。这能够完成是因为该电介质层很薄。因此，用来蚀刻第二磁性材料的蚀刻化学品也许不注意地蚀刻了该电介质层，因此，也许需要使用一步骤蚀刻工序而不是两步骤工序。而且，从在第二电介质层32上面的区域去除所有的电介质层并不是很重要，因为第二电介质层32也是电介质材料。替代地，可以淀积该电介质层，然后蚀刻或抛光它，然后可以淀积第二磁性材料接着抛光它，但是这是不太理想的，因为这可能增加工序的数目和/或周期时间。在另一个实施例中，使用CMP来使第三电介质层30和第二磁性材料平坦。第二磁性材料是自由磁层32，并且优选地是2到20纳米厚。固定磁层可以使用具有比自由磁层的材料更高的矫顽磁场的磁性材料。替代地，可以使用几何效应，例如厚度或长宽比，来使自由磁层比固定磁层更容易转换。
如图7中所示，在形成自由磁层32之后，淀积导电材料并使其平坦，以完全地填充凹坑76并形成金属栓36。金属栓36可以是任何导电材料，例如铜，或由CVD、PVD、上述的组合等形成的导电材料的堆叠。可以通过使用CMP或深腐蚀工序来使该导电材料平坦。
在填充凹坑76之后，如图8中所示在MRAM层状夹心结构26的上面形成数字线38。可以通过淀积导电材料并蚀刻该导电材料来形成数字线38。替代地，可以淀积一个电介质层，例如二氧化硅，并使其形成图案，以形成一个凹坑，并可以使用CVD、PVD等或上述的组合在该凹坑中淀积导电材料以形成数字线38。在一个实施例中，该数字线是400纳米的铜。
与现有技术不同的是，在写操作期间，邻近的未选中的MRAM单元不被写入。因此，数据存储的可靠性提高了。而且，这里描述的MRAM层状夹心结构是可伸缩的(scalable)，如果需要的MRAM设备的尺寸很小的话可能特别有用。此外，公开的实施例没有增加可能需要困难工序的新材料。代替的是，可以使用与现有技术中使用的那些相同的材料，上述实施例可以通过改变设计和工序来实现。
在上述说明中，已经参考特定实施例说明了该发明。但是本领域的普通技术人员理解，可以在不偏离在下面的权利要求中阐明的本发明的范围的情况下，做出各种各样的修改和改变。本领域的技术人员应当认识到当预先规定了相同材料可以用于不同的层的时候，本领域的技术人员应当认识到也可以使用相同的工序。此外，本领域的技术人员应当明白，一个层也可以是一个结构。例如固定磁层是固定磁结构。此外，人们应当认识到在上面没有说明的电路元件也可以包含在该MRAM设备中，例如输入/输出电路、数据/地址译码器以及比较器，虽然为简单起见而将它们从图中省略了。因此，要以示例性的而不是限制性的意义来看待本说明和附图，所有这样的修改都预期包含在本发明的范围内。已经就特定的实施例说明了好处和其它优点以及问题的解决方案。但是，不要将这些好处、优点、问题的解决方案以及可以引起任何好处、优点或解决方案的发生或使其更加显著的元件看作是任何权利要求的关键、必需、或必不可少的特征或元件。
权利要求
1.一种存储器单元(10)，其包括固定磁结构(28)；自由磁结构(32)；位于所述固定磁结构和自由磁结构之间的电介质结构(30)，其中，在所述固定磁结构和自由磁结构之间的电阻表现出存储在该存储单元中的值；写通路结构(36)，其至少一部分位于所述自由磁结构的侧面，并且它的位置是相对于所述自由磁结构确定的，以提供具有垂直分量的电流通路，来传送改变所述自由磁结构(32)的磁场方向的电流。
2.根据权利要求1的存储单元，进一步包括位于所述写通路结构和所述自由磁结构之间的第二电介质结构(24)。
3.根据权利要求1的存储单元，其中所述写通路结构(36)与位于所述自由磁结构(32)之上的第一导电结构(38)电气耦合，并与位于所述自由磁结构(32)之下的第二导电结构(24)电气耦合，以在第一导电结构(38)和第二导电结构(24)之间传送电流。
4.根据权利要求1的存储单元，其中，所述写通路结构(36)位于具有顶口和底面的凹坑(图4中的76)中，所述写通路结构至少从所述顶口延伸到所述底面，其中所述自由磁结构位于所述凹坑内。
5.根据权利要求4的存储单元，其中，所述固定磁结构(28)位于所述凹坑(图4中的76)中。
6.根据权利要求1的存储单元，其中所述写通路结构(36)位于具有顶口和底面的凹坑(图4中的76)中，所述写通路结构至少从所述顶口延伸到所述底面；所述自由磁结构(32)位于所述凹坑(图4中的76)内，所述自由磁结构环绕所述写通路结构的至少一部分；所述电介质结构(30)位于所述凹坑(图4中的76)内，所述电介质结构环绕所述自由磁结构的至少一部分；所述固定磁结构(28)位于所述凹坑(图4中的76)内，所述固定磁结构环绕所述电介质结构的至少一部分，所述电介质结构使所述固定磁结构与所述自由磁结构电气绝缘；导电结构(40)形成所述凹坑(图4中的76)的侧壁的至少一部分，所述导电结构与所述固定磁结构电气耦合。
7.一种制造存储单元(10)的方法，该方法包括形成所述存储单元的固定磁结构(28)；形成所述存储单元的自由磁结构(32)；形成所述存储单元的的电介质结构(30)，其位于所述固定磁结构和所述自由磁结构之间，其中，在所述固定磁结构和所述自由磁结构之间的电阻表现出存储在所述存储单元中的值；形成写通路结构(36)，其至少一部分位于所述自由磁结构的侧面，并且它的位置是相对于所述自由磁结构确定的，以提供具有垂直分量的电流通路，来传送改变所述自由磁结构(32)的磁场方向的电流。
8.根据权利要求7的方法，进一步包括形成位于所述写通路结构和所述自由磁结构之下的第一导电结构(24)；形成位于所述自由磁结构和所述写通路结构之上的第二导电结构(38)，其中所述写通路结构与所述第一导电结构和第二导电结构电气耦合，以在第一导电结构和第二导电结构之间传送电流。
9.一种存储设备，其包括多个存储单元(42)，该多个存储单元中的每个存储单元包括固定磁结构(28)；自由磁结构(32)；位于所述固定磁结构和所述自由磁结构之间的电介质结构(30)，其中，在所述固定磁结构和所述自由磁结构之间的电阻表现出存储在所述存储单元中的值；写通路结构(36)，其位置是相对于所述自由磁结构确定的，以提供具有垂直分量的电流通路，来传送改变所述自由磁结构(32)的磁场方向的电流；晶体管(56和61)，具有与所述写通路结构电气耦合的第一端子，使所述晶体管导电以使电流能流经所述写通路结构。
10.根据权利要求9的存储设备，其中，就所述多个存储单元中的每一个存储单元来说，所述写通路结构(36)的至少一部分的位置与所述自由磁结构(32)相邻，并且其位置是相对于所述自由磁结构(32)确定的，以提供具有垂直分量的磁场，来传送改变所述自由磁结构(32)的磁场方向的电流。
全文摘要
形成一种磁阻式随机存储器(MRAM)设备(10)，其具有在凹坑中的固定磁层(28)、自由磁层(32)以及在它们之间的第一电介质层(30)。还在该凹坑中形成金属栓(36)和可选的第二电介质层(34)。该金属栓(36)充当写通路。在该MRAM单元中的字线是用来写和读该MRAM设备的晶体管的栅电极。要写该设备，电流在大致垂直的方向上传播，因此仅影响一个MRAM单元，而不影响邻近的单元。从而改进了数据存储器。
文档编号H01L27/105GK1679114SQ03820242
公开日2005年10月5日 申请日期2003年5月22日 优先权日2002年8月27日
发明者克雷格·S·拉格 申请人:飞思卡尔半导体公司