专利名称：非易失性存储器控制栅极字线的加工方法
技术领域：
本发明涉及半导体存储器技术领域，特别涉及非易失性存储器控制栅极字线的加 工方法。
背景技术：
非易失只读存储装置，例如只读存储器(ROM)、可编程只读存储器(PROM)、可擦除 可编程只读存储器(EPROM)以及其它更高级的非易失存储装置已普遍应用于手机、笔记本 电脑、掌上电脑、数码相机等领域。非易失存储器的存储单元区由自对准分离栅极(Self-Aligned Split Gate)或 称为控制栅极构成。所述晶片上控制器栅极分布的区域称为存储单元区，存储单元区的外 围区域称为外围电路区。其中，字线(Word Line, WL)多晶硅被用来作为擦除栅极(Erase Gate)、选择栅极(Select Gate)和外围电路晶体管的栅极。图Ia至图Ic示出了现有技术中的字线加工流程中存储单元区的剖面示意图。字 线加工流程包括如下步骤首先，在已形成控制栅极结构的晶片表面沉积一层多晶硅薄膜 101，所述多晶硅薄膜101最终将形成字线多晶硅。每个控制栅极由一对凸状物构成，凸状 物顶部由氮化硅构成。该凸状物的制造方法及其具体构成与本发明无关，故在此不进行揭 示。沉积后的剖面如图Ia所示，控制栅极102的高度约为2300埃，多晶硅薄膜101在控制 栅极102处形成明显的台阶状结构，较高台阶大致对应存储单元区，较低台阶大致对应外 围电路区。较高台阶的多晶硅薄膜101在控制栅极102的上方，而较低台阶的多晶硅薄膜 101上表面与控制栅极102的高度差约为500埃。接着，在较低台阶处的多晶硅薄膜101 的上表面再沉积厚度为350埃的氧化物隔离层103，氧化物隔离层103的作用是防止在后 续的字线化学机械抛光(CMP)过程中，使外围电路区上表面的多晶硅层受损。在外围电路 区上方的氧化物隔离层103上覆盖光刻胶104，然后对存储单元区进行蚀刻，当未被光刻胶 覆盖的氧化物隔离层反应完毕后停止蚀刻，蚀刻后的晶片剖面如图Ib所示。然后移除光刻 胶，并对所述晶片进行字线化学机械抛光(CMP)过程，使得晶片上表面平坦化，当存储单元 区的控制栅极102顶部的氮化物露出多晶硅薄膜101的上表面，则停止字线化学机械抛光。 然后再对多晶硅薄膜101进行蚀刻等后续处理形成字线多晶硅。字线CMP之后的晶片剖面如图Ic所示，在控制栅极102与氧化物隔离层之间的多 晶硅薄膜101的上表面，即图Ic中箭头所指之处形成了阶梯状的高度差105。该高度差105 会对后续的字线光刻胶及蚀刻过程造成不良影响。
发明内容
有鉴于此，本发明提出一种非易失性存储器分离栅极字线的加工方法，可以避免 字线CMP过程中形成多晶硅薄膜上表面的阶梯状高度差。本发明实施例提出的一种非易失性存储器分离栅极字线的加工方法，包括如下步 骤
待加工的晶片已形成控制栅极，所述控制栅极的顶部由氮化硅构成，所述晶片上 控制器栅极分布的区域称为存储单元区，存储单元区的外围区域称为外围电路区；在所述晶片上表面沉积第一层多晶硅薄膜；在所述第一层多晶硅薄膜的上表面沉积氧化物隔离层，并在外围电路区的氧化物 隔离层上覆盖光刻胶；对所述晶片存储单元区进行蚀刻，当未被光刻胶覆盖的氧化物隔离层反应完毕后 停止蚀刻；移除光刻胶，在所述晶片残余的第一层多晶硅薄膜和氧化物隔离层的上表面沉积
第二层多晶硅薄膜；对所述晶片进行字线化学机械抛光，存储单元区的控制栅极顶部的氮化物露出多 晶硅薄膜的上表面，则停止字线化学机械抛光。所述在第一层多晶硅薄膜的上表面沉积的氧化物隔离层的厚度为300-700埃，较 佳地，可以取为500埃。所述在晶片上表面沉积的第二层多晶硅薄膜的厚度的取值范围为600埃至2000埃。从以上技术方案可以看出，在字线化学机械抛光的步骤之前，增加一个沉积第二 层多晶硅薄膜的步骤，这样就可以避免在字线化学机械抛光之后的对开门栅极两侧的多晶 硅表面出现阶梯状高度差。
图Ia至图Ic示出了现有技术中的字线加工流程中存储单元区的剖面示意图；其 中，图Ia为在已形成控制栅极结构的晶片表面沉积一层多晶硅薄膜后的剖面图；图Ib为蚀刻后的晶片剖面图；图Ic为字线化学机械抛光之后的晶片剖面图；图2a至图2d为本发明实施例的字线加工流程中存储单元区的剖面示意图；其中，图2a为在已形成控制栅极结构的晶片表面沉积一层多晶硅薄膜后的剖面图；图2b为蚀刻后的晶片剖面图；图2c为沉积第二层多晶硅薄膜后的剖面图；图2d为字线化学机械抛光之后的晶片剖面图；图3为本发明实施例提出的字线多晶硅的加工流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步 的详细阐述。图2a至图2d为本发明实施例的字线加工流程中存储单元区的剖面示意图。其中 图2a所示为在已形成控制栅极结构的晶片表面沉积一层多晶硅薄膜后的剖面图。该剖面 图与图Ia —致，控制栅极202的高度约为2300埃，多晶硅薄膜201在控制栅极202处形成 明显的台阶状结构，较高台阶的多晶硅薄膜201在控制栅极202的上方，而较低台阶的多晶硅薄膜201上表面与控制栅极202的高度差约为500埃。接着，在较低台阶处的多晶硅薄 膜201的上表面再沉积厚度为500埃的氧化物隔离层203，在氧化物隔离层203上的外围 电路区覆盖光刻胶204，然后进行存储单元区蚀刻，蚀刻后的晶片剖面如图2b所示。该剖 面图与图Ib基本一致，只是其中的氧化物隔离层203的厚度取值为500埃，该厚度允许的 取值范围为300埃至700埃，图Ib所示现有工艺中的氧化物隔离层103的厚度为350埃。 接下来是与现有技术不同的处理过程，在晶片的上表面再次沉积一层多晶硅薄膜204，为了 与前次沉积的多晶硅薄膜201相区分，将多晶硅薄膜204称为第二层多晶硅薄膜，而多晶硅 薄膜201称为第一层多晶硅薄膜，并在图2c中用不同的图样来表示。但实际上，第一层多 晶硅薄膜和第二层多晶硅薄膜的物质成分是完全一致的，因此多晶硅薄膜204和多晶硅薄 膜201之间实际上并无分界。第二层多晶硅薄膜的主要作用是将图2c中箭头205所示虚 线以下部分填充多晶硅材料。这样在经过字线CMP过程后的剖面如图2d所示。与图Ic相 比，多晶硅表面变得平滑，不再出现阶梯状的高度差。图3所示为本发明实施例提出的字线加工流程，包括如下步骤步骤301 在已形成控制栅极的晶片上表面沉积第 一层多晶硅薄膜；步骤302 在所述第一层多晶硅薄膜的上表面沉积氧化物隔离层，并在外围电路 区的氧化物隔离层上覆盖光刻胶。所述氧化物隔离层的厚度的取值范围为300埃至700埃。步骤303 对所述晶片存储单元区进行蚀刻，当未被光刻胶覆盖的氧化物隔离层 反应完毕后停止蚀刻；步骤304 移除光刻胶，在所述晶片残余的第一层多晶硅薄膜和氧化物隔离层的 上表面沉积第二层多晶硅薄膜；，较佳地，所述第二层多晶硅薄膜的厚度的取值范围为600 埃至2000埃，具体可以是如下取值600埃、800埃、1000埃、1200埃、1400埃、1600埃、1800 埃或2000埃。步骤305 对所述晶片进行字线化学机械抛光，存储单元区的控制栅极顶部的氮 化物露出多晶硅薄膜的上表面，则停止字线化学机械抛光。步骤306 后续处理过程，包括湿蚀刻，字线光蚀刻等，直至所述第一层多晶硅薄 膜和第二层多晶硅薄膜共同形成字线多晶硅。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
一种非易失性存储器控制栅极字线的加工方法，待加工的晶片已形成控制栅极，所述控制栅极的顶部由氮化硅构成，所述晶片上控制器栅极分布的区域称为存储单元区，存储单元区的外围区域称为外围电路区；其特征在于，包括如下步骤在所述晶片上表面沉积第一层多晶硅薄膜；在所述第一层多晶硅薄膜的上表面沉积氧化物隔离层，并在外围电路区的氧化物隔离层上覆盖光刻胶；对所述晶片进行蚀刻，当未被光刻胶覆盖的氧化物隔离层反应完毕后停止蚀刻；移除光刻胶，在所述晶片残余的第一层多晶硅薄膜和氧化物隔离层的上表面沉积第二层多晶硅薄膜；对所述晶片进行字线化学机械抛光，存储单元区的控制栅极顶部的氮化物露出多晶硅薄膜的上表面，则停止字线化学机械抛光。
2.根据权利要求1所述的方法，其特征在于，所述在第一层多晶硅薄膜的上表面沉积 的氧化物隔离层的厚度为300埃至700埃。
3.根据权利要求2所述的方法，其特征在于，所述氧化物隔离层的厚度为500埃。
4.根据权利要求1、2或3所述的方法，其特征在于，所述在晶片上表面沉积的第二层多 晶硅薄膜的厚度的取值范围为600埃至2000埃。
5.根据权利要求4所述的方法，其特征在于，所述第二层多晶硅薄膜的厚度为600埃、 800 ±矣、1000 ±矣、1200 ±矣、1400 ±矣、1600 ±矣、1800 ±矣或 2000 埃。
全文摘要
本发明公开了一种非易失性存储器控制栅极字线的加工方法，待加工的晶片已形成控制栅极，所述控制栅极的顶部由氮化硅构成；在所述晶片上表面沉积第一层多晶硅薄膜；在所述第一层多晶硅薄膜的上表面沉积氧化物隔离层，并在外围电路区的氧化物隔离层上覆盖光刻胶；对所述晶片进行蚀刻，当未被光刻胶覆盖的氧化物隔离层反应完毕后停止蚀刻；移除光刻胶，在所述晶片残余的第一层多晶硅薄膜和氧化物隔离层的上表面沉积第二层多晶硅薄膜；对所述晶片进行字线化学机械抛光，存储单元区的控制栅极顶部的氮化物露出多晶硅薄膜的上表面，则停止字线化学机械抛光。。本发明方案可以避免字线化学机械抛光过程中造成的阶梯状高度差。
文档编号H01L21/20GK101866884SQ20091008235
公开日2010年10月20日 申请日期2009年4月14日 优先权日2009年4月14日
发明者曹恒, 杨海玩, 金龙灿 申请人:中芯国际集成电路制造(北京)有限公司