分离栅极式存储器的制造方法及其字线cmp量测结构的制作方法
【技术领域】
[0001]本申请涉及半导体制造技术领域，具体而言，涉及一种分离栅极式存储器的制造方法及其字线CMP量测结构。
【背景技术】
[0002]非易失性存储器件是断电时仍然保持所存储数据的储存器件。通常，非易失性存储器件包括，例如EPR0M(可擦除可写入只读存储器)器件、EEPR0M(电可擦除可写入只读存储器)器件、SRAM和闪速存储器。
[0003]分离栅极式存储器是一种非易失性闪速存储器，其功能区域包括存储单元区和位于存储单元区外围的外围电路区，其中控制栅极分布在存储单元区中；而字线(WL，WordLine)多晶硅在存储单元区和外围电路区均有分布，并用来作为存储单元区的擦除栅极(Erase Gate)、选择栅极(Select Gate)和外围电路区的栅极。
[0004]目前，现有技术一般采用如图1所示的字线制作方法制作字线，具体为:首先，提供如图2所示晶片，该晶片划分为存储单元区I，和外围电路区II’，其中存储单元区I，具有控制栅极11’且控制栅极顶部为氮化硅层12’ ；在图2所示的晶片上表面沉积多晶硅形成图3所示的第一层多晶硅薄膜13’ ；在图3所示的第一层多晶硅薄膜13’的上表面沉积氧化硅形成氧化硅隔离层14’，并在沉积的氧化硅上表面覆盖光刻胶层，对该光刻胶层进行曝光进而将存储单元区I ’氧化硅表面的光刻胶层去除，露出氧化硅层隔离层14’，形成图4所示的光刻胶层15’ ；对图4所示的晶片进行蚀刻，当未被光刻胶覆盖的氧化硅隔离层14’反应完毕后停止蚀刻，得到具有图5所示剖面结构的晶片；移除图5的光刻胶层15’，在图5所示的晶片第一层多晶硅薄膜13’和氧化物隔离层14’的上表面沉积多晶硅，形成图6所示的第二层多晶硅薄膜16’ ；对图6所示的晶片进行字线化学机械抛光(CMP)，存储单元区I，的控制栅极11’顶部的氮化硅露出多晶硅薄膜的上表面，则停止字线化学机械抛光，得到具有图7所示剖面结构的晶片。
[0005]在上述化学机械抛光过程中，采用传统光学量测机台对化学机械抛光效果进行监控，因为传统光学量测基台对光线反射的要求，所以目前常采用单一的平面衬垫III’作为化学机械抛光效果的量测结构。平面衬垫III’虽然在抛光过程中与存储单元区同时被研磨，但由于其不具有存储单元区I ’的控制栅与字线结构，因此在第二多晶硅薄膜形成后，其表面形态与存储单元区表面形态并不相同，导致其与存储单元区I ’的抛光效果也并不相同，因此该量测结构不能准确反映CMP的抛光效果，进而难以实现对CMP过程的有效监控。
【发明内容】
[0006]本申请旨在提供一种分离栅极式存储器的制造方法及其字线CMP量测结构，以解决现有技术中的字线CMP量测结构难以有效监控CMP过程的问题。
[0007]为了实现上述目的，根据本申请的一个方面，提供了一种分离栅极式存储器的字线CMP量测结构，分离栅极式存储器包括第一衬底和设置在第一衬底上的多个第一栅极结构和第一字线多晶硅层，第一栅极结构之间的间距不同，其中第一间距为，第二间距为L2，且Q <L2，字线CMP量测结构包括:第二衬底，第二衬底与第一衬底为一体设置或相对独立设置；多个第二栅极结构，等间距地设置在第二衬底上，间距为L3，且Q ^ L3 ^ L2 ;第二字线多晶硅层，设置在第二栅极结构之间的第二衬底上。
[0008]进一步地，上述L3= (1^+1^)/2。
[0009]进一步地，上述第一栅极结构的⑶为Wi，第二栅极结构的⑶为W2，且W2 ^ W1。
[0010]进一步地，上述CMP测量结构沿第二栅极结构的分布方向为第一方向，与第一方向和第二衬底的上表面垂直的方向为第二方向，第二栅极结构沿第二方向的中轴面对称设置。
[0011]进一步地，上述第二栅极结构包括栅极和位于栅极侧壁上的侧墙，侧墙沿中轴面对称设置。
[0012]进一步地，上述栅极包括依次远离第二衬底设置的:第一绝缘层，设置在第二衬底上；第一多晶硅层，设置在第一绝缘层上；第二绝缘层，设置在第一多晶硅层上；第二多晶硅层，设置在第二绝缘层上；硬掩膜层，设置在第二多晶硅层上，硬掩膜层的上表面与第二衬底的上表面平行。
[0013]进一步地，上述侧墙包括:第一侧墙，设置在第二绝缘层、第二多晶硅层和硬掩膜层的侧壁上；第二侧墙，设置在第一绝缘层、第一多晶硅层和第一侧墙裸露的侧壁上。
[0014]进一步地，上述第一绝缘层为氧化物层；第二绝缘层为氧化硅层、氮化硅层、0N层或0N0层。
[0015]进一步地，上述硬掩膜层包括依次远离第二多晶硅层设置的第一氮化硅层、氧化石圭层。
[0016]进一步地，上述硬掩膜层还包括设置在氧化硅层上表面的第二氮化硅层。
[0017]进一步地，上述第二字线多晶硅层包括:字线栅氧氧化层，设置在第二栅极结构之间的第二衬底上；多晶硅层，设置在第二栅极结构之间的字线栅氧氧化层上。
[0018]进一步地，上述第二衬底与第一衬底一体设置。
[0019]根据本申请的另一方面，提供了一种分离栅极式存储器的制造方法，该制作方法包括:步骤S1，制作分离栅极式存储器的多个第一栅极结构和第一字线多晶硅层，第一栅极结构之间的间距不同，其中第一间距为Li，第二间距为L2，且Li <L2;步骤S2，对分离栅极式存储器的第一字线多晶硅层和上述的字线CMP量测结构的第二字线多晶硅层进行CMP ；步骤S3，对CMP后的字线CMP测量结构进行量测。
[0020]进一步地，上述制作方法还包括字线CMP量测结构的制作过程，制作过程与分离栅极式存储器的第一栅极结构和第一字线多晶硅层的制作过程同时进行。
[0021]进一步地，上述步骤S3采用散射量测法进行量测。
[0022]应用本申请的技术方案，第二栅极结构与分离式栅极存储器的第一栅极结构的高度近乎一致，结构相似，且分布间距接近，因此在字线多晶硅沉积之后所产生的表面形貌与存储单元区相当，从而在CMP过程中，量测结构的第二栅极结构与第一栅极结构的受力及抛光过程相似，能够准确反映第一栅极结构和第一字线多晶硅层的CMP效果；并且上述量测结构的第二栅极结构等间距分布，能够增强量测基台的量测准确性，实现准确量测。
【附图说明】
[0023]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0024]图1示出了现有技术中分离栅极式存储器的字线制作方法的流程图；
[0025]图2至图7示出了实施图1所示字线制作方法的各步骤后得到的晶片剖面结构示意图；
[0026]图2示出了现有技术所提供的晶片的剖面结构示意图；
[0027]图3示出了在图2所示的晶片上表面沉积多晶硅形成第一层多晶硅薄膜后的剖面结构示意图；
[0028]图4示出了在图3所示的第一层多晶硅薄膜的上表面依次形成氧化物隔离层和光刻胶层后的剖面结构示意图；
[0029]图5示出了对图4所示的晶片进行蚀刻后的剖面结构示意图；
[0030]图6示出了移除图5所示的光刻胶层、并在晶片的第一层多晶硅薄膜和氧化物隔离层的上表面沉积多晶硅形成第二层多晶硅薄膜后的剖面结构示意图；
[0031]图7示出了对图6所示的晶片进行字线化学机械抛光后的剖面结构示意图；
[0032]图8示出了本申请一种优选实施方式提供的字线CMP量测结构的剖面结构示意图；
[0033]图9示出了本申请一种优选实施方式提供的分离栅极式存储器的制造方法的流程图；
[0034]图10至图29示出了本申请一种优选实施方式提供的制作具有图8所示字线CMP量测结构的各步骤后的剖面结构示意图，其中，
[0035]图10示出了上述优选实施方式所提供的第二衬底的剖面结构示意图，该第二衬底划分为存储电路区、外围电路区和量测结构区；
[0036]图11示出了在图10所示的第二衬底上依次形成第一绝缘层、第一多晶硅层、第二绝缘层、第二多晶硅层和硬掩膜层后的剖面结构示意图；
[0037]图12示出了在图11所示的硬掩膜上形