互连结构的形成方法
【技术领域】
[0001] 本发明涉及半导体技术领域，尤其是涉及一种互连结构的形成方法。
【背景技术】
[0002] 随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸 (CriticalDimension，CD)越来越小。
[0003] 而随着半导体器件特征尺寸的逐渐减小，互连结构之间寄生电容等原因产生的RC 延迟（RCdelay)对半导体器件的影响越来越大。降低互连结构中介质层材料的K值是 有效降低RC延迟效应的方法。近年来，在半导体器件的后段制备工艺（BackEndofThe Line，BE0L)中，低K介电常数（LowK)材料（K<3)和超低K介电常数（UltraLowK，ULK) 材料已逐渐成为介质层的主流材料，且随着半导体器件发展需求，所采用的介质层材料的K 值不断减小。
[0004]图1和图2为现有的互连结构的形成工艺示意图，互连结构的形成工艺包括：
[0005] 参考图1所示，在基底10上形成介质层11后，在所述介质层11上形成硬掩模15， 并以所述硬掩模15为掩模刻蚀所述介质层11形成通孔16。其中，现有的硬掩模15包括 位于所述介质层11上的采用低K材料制成的结合层12,位于结合层12上的正硅酸乙酯 (TE0S)层13,以及位于所述TE0S层13上的金属掩模层14 (如氮化钛层）。所述TE0S层 13可降低刻蚀金属掩模材料形成金属掩模过程中刻蚀气体造成介质层11的损伤，并提高 刻蚀金属掩模材料后形成的金属掩模14的精度，采用低K材料制成的结合层12 (如碳氢氧 化硅，化学式SiOCH)可以提高TE0S层13和介质层11的结合强度。
[0006] 接着参考图2所示，在所述通孔16中填充金属，形成金属层17,以在介质层11内 形成金属插塞。
[0007] 然而，在实际操作过程中发现，通过现有技术形成的金属插塞的性能较差，无法满 足半导体技术的发展要求，为此如何提高金属插塞性能是本领域技术人员亟需解决的问 题。
【发明内容】
[0008] 本发明解决的问题是提供一种互连结构的形成方法，以提高刻蚀介质层后在介质 层内形成的金属插塞的性能。
[0009] 为解决上述问题，本发明提供一种互连结构的形成方法，包括：
[0010] 提供基底；
[0011] 在所述基底上形成介质层；
[0012] 在所述介质层上形成碳氧化硅层，在形成碳氧化硅层的步骤中，通入含有硅元素 和碳元素的第一气体和含有氧元素的第二气体，并且在通入第二气体时使所述第二气体的 流量逐渐增加；
[0013] 在所述碳氧化硅层上形成金属掩模材料层；
[0014] 刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模；
[0015] 以所述硬掩模为掩模刻蚀所述介质层，在所述介质层内形成通孔；
[0016] 在所述通孔内填充导电材料层，以形成导电插塞。
[0017] 可选的，形成碳氧化硅层的方法为化学气相沉积法。
[0018] 可选的，所述第二气体包括氧气、一氧化二氮、水蒸气、一氧化碳中的一种或多种。
[0019] 可选的，所述第一气体包括硅烷和二氧化碳。
[0020] 可选的，在形成所述碳氧化硅层的步骤中，所述硅烷的流量在50~3000sccm的范 围内，二氧化碳的流量在50~3000sccm的范围内。
[0021 ] 可选的，在形成所述碳氧化硅层的步骤中，所述第二气体为氧气、一氧化二氮、水 蒸气或一氧化碳，逐渐增加第二气体的流量使第二气体和二氧化碳的流量比从1:1增加到 3:1。
[0022] 可选的，所述第二气体为氧气，所述二氧化碳的流量在10~700sccm的范围内，所 述氧气的流量在10~2000sccm的范围内。
[0023] 可选的，在形成所述碳氧化硅层的步骤中，逐渐增加第二气体的流量使第二气体 和二氧化碳的流量比呈线性增加。
[0024] 可选的，形成碳氧化硅层的步骤中，气压在0. 5~lOtorr的范围内，功率在50~ 5000W的范围内。
[0025] 可选的，在形成所述碳氧化硅层的步骤中，所述第二气体的流量从lOsccm逐渐增 加至 2000sccm。
[0026] 可选的，所述碳氧化硅层的厚度在1 ~3〇〇1的范围内。
[0027] 可选的，在所述介质层内形成通孔后，在所述通孔内填充导电材料之前，所述形成 方法还包括湿法清洗步骤。
[0028] 可选的，所述湿法清洗以稀释的氢氟酸作为清洗剂。
[0029] 与现有技术相比，本发明的技术方案具有以下优点：
[0030] 在所述介质层上形成碳氧化硅层，在碳氧化硅上形成金属掩模材料层，刻蚀所述 碳氧化硅层和金属掩模材料层形成硬掩膜，其中在形成碳氧化硅层的步骤中，通入包括第 一气体和第二气体的反应气体，所述第一气体含有硅和碳元素，所述第二气体含有氧元素， 使所述第二气体的流量逐渐增加，从而使含有氧元素的第二气体占反应气体的比例逐渐增 加，这样可以使，在碳氧化硅层与介质层交界处的碳氧化硅层含碳量较高，随着碳氧化硅层 厚度增加含碳量减小，这样后续在对通孔进行的湿法清洗的过程中，碳氧化硅层与介质层 交界处的碳氧化硅层消耗速度较慢，因此碳氧化硅层与介质层交界处的碳氧化硅层不容易 在清洗步骤中形成凹陷，碳氧化硅层的消耗速率随含碳量减小而增加，因此不容易因碳氧 化硅层自身消耗过慢而形成凸起，从而提高了通孔以及硬掩模开口的内壁平整度，可有效 改善后续向所述通孔内填充的导电材料的填充性能，以提高后续形成的导电插塞的性能。
【附图说明】
[0031] 图1和图2现有的金属插塞形成方法的结构示意图；
[0032] 图3为现有的金属插塞形成方法中，刻蚀介质层形成通孔后的半导体器件示意 图；
[0033] 图4~图10是本发明互连结构的形成方法一实施例的示意图。
【具体实施方式】
[0034] 如【背景技术】所述，现有半导体器件的后段工艺中，在介质层内形成的金属插塞的 性能较差。分析其原因，结合参考图3所示，在金属插塞形成工艺中，在以所述硬掩模15为 掩模刻蚀所述介质层11形成通孔16后，会采用稀释的氢氟酸（DHF)等清洗剂进行湿法清 洗等工艺，以去除刻蚀所述介质层11时所形成的刻蚀副产物。然而，在实际的湿法清洗过 程中，硬掩模15的各层结构以及介质层11均会被消耗，其中，低K材料以及超低K材料结 构由于其结构通常为疏松的结构，被消耗的速率较大；同时金属也比较容易被氢氟酸腐蚀， 被消耗的速率也较大，所以，在湿法清洗通孔16过程中，结合层12、介质层11以及金属掩模 14损耗较严重，TE0S层13消耗较小，介质层11上方的TE0S层13内壁容易形成凸起19 (参 考图3中虚线框所示）。此外，相邻两层的交界处容易受到清洗剂的腐蚀，如图3中所示，在 结合层12和介质层11、结合层12和TE0S层13的交界处形成凹陷18。
[0035] 后续向所述介质层11中的通孔16内填充导电材料时，所述凸起19和凹陷18会 影响导电材料的填充效果，比如，形成于通孔16内的导电材料中形成空隙等缺陷，进而影 响后续形成的导电插塞的性能。
[0036] 为此，本发明提供了一种互连结构的形成方法，包括：
[0037] 在所述介质层上形成碳氧化硅层，在碳氧化硅层上形成金属掩模材料层，之后再 刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模，并以所述硬掩模为掩模刻蚀介质层 以形成通孔，在形成碳氧化硅层的步骤中，通入含有硅元素和碳元素的第一气体和含有氧 元素的第二气体，并且在通入第二气体时使所述第二气体的流量逐渐增加；从而使含有氧 元素的第二气体占反应气体的比例逐渐增加，这样可以使形成的在碳氧化硅层与介质层交 界处的碳氧化硅层含碳量较高，随着碳氧化硅层厚度增加含碳量减小，这样后续在对通孔 进行的湿法清洗的过程中，碳氧化硅层与介质层交界处的碳氧化硅层消耗速度较慢，因此 碳氧化硅层与介质层交界处的碳氧化硅层不容易在清洗步骤中形成凹陷，碳氧化硅层的消 耗速率随含碳量减小而增加，因此不容易因碳氧化硅层自身消耗过慢而形成凸起，从而提 高了通孔以及硬掩模开口的内壁平整度，可有效改善后续向所述通孔内填充的导电材料的 填充性能，以提高后续形成的导电插塞的性能