用于具有可变等待时间的存储器操作的设备及方法
【专利说明】用于具有可变等待时间的存储器操作的设备及方法
[0001]相关串请案的交叉参考
[0002]本申请案主张对2012年10月26提出申请的第61/719，321号美国临时专利申请案的优先权。此申请案以全文引用方式且出于所有目的并入本文中。
技术领域
[0003]本发明的实施例大体来说涉及存储器，且包含可与具有相变存储器的存储器一起使用的具有可变等待时间的写入及读取操作的实例。
【背景技术】
[0004]存储器装置可提供于例如计算机或其它电子装置等设备中，所述其它电子装置包含但不限于便携式存储器装置、固态驱动器、个人数字助理、音乐播放器、相机、电话、无线装置、显示器、芯片集、机顶盒、游戏系统、车辆及电器。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(R0M)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻可变存储器以及其它。
[0005]例如电阻可变存储器装置等设备可用作用于宽广范围的电子装置的非易失性存储器。举例来说，电阻可变存储器装置可包含相变存储器(PCM)或电阻性存储器(RR)以及其它存储器。PCM装置的物理布局可类似于DRAM装置的物理布局，其中DRAM单元的电容器由相变材料(例如，碲化锗锑(GST)或其它硫属化物)替换。也就是说，例如二极管或金属氧化物半导体场效应晶体管(M0SFET)等存取装置可与相变材料串联连接。硫属化物材料可包含硫化物、砸化物或碲化物以及其它材料的复合物。GST已用于可重写光盘中，例如可重写紧致磁盘(⑶-RW)及可重写数字多功能盘(DVD-RW)。
[0006]与非易失性存储器一样，PCM可经写入以从第一状态(例如，逻辑“0”)改变为第二状态(例如，逻辑“1”)。PCM还可经写入以从第二状态改变为第一状态。对PCM的常规读取操作也类似于RAM。如此，PCM可用于随机存取存储器中。然而，关于PCM的写入操作比常规RAM的写入操作相对慢。也就是说，可能需要时间来管理及完成写入操作，例如准备待写入到存储器的数据，在出现读取存取请求的情况下暂停写入操作以及监视写入操作的进展。读取操作可比对常规RAM的读取操作慢，且无法对在同时写入操作中所涉及的存储器位置执行读取操作。
[0007]由于使用PCM作为RAM替换品的局限性，存储器系统中的PCM的操作在数个方面受到限制。举例来说，可能不能在任何时间对任何存储器位置执行写入及读取操作。可定期地对用于监视写入操作的进展的状态寄存器进行轮询以在开始新的写入操作之前确定写入操作完成。另外，在一些应用中，为进行读取操作，有必要将写入操作暂停，且在所述读取操作完成后即刻恢复所述写入操作。
【发明内容】
[0008]本发明描述用于执行存储器操作的设备及方法。在一种实例性设备中，存储器经配置以接收存储器指令并响应于所述存储器指令而执行存储器操作。所述存储器进一步经配置以提供指示可变等待时间周期的结束的确认，其中所述确认包含与对存储器指令的接受相关的信息。在所述确认之后与所述存储器交换与所述存储器指令相关联的数据。
[0009]另一实例性设备包含存储器阵列及存储器操作控制器。所述存储器操作控制器经配置以接收存储器指令并解码所述存储器指令以提供用于执行存储器操作的内部信号。所述存储器操作控制器进一步经配置以在恢复经暂停存储器操作之前等待释抑周期。
[0010]另一实例性设备包含存储器阵列、写入缓冲器、存储器操作控制器及寄存器。所述写入缓冲器经配置以存储待写入到所述存储器阵列的写入数据。所述存储器操作控制器经配置以接收存储器指令并解码所述存储器指令以提供用于执行所述存储器指令的存储器操作的内部信号。所述存储器操作控制器进一步经配置以提供指示可变等待时间周期的结束的确认。所述寄存器耦合到所述存储器操作控制器且经配置以存储与在完成读取操作之后在恢复经暂停写入操作之前的释抑周期相关的信息。
[0011]在一种实例性方法中，在存储器处接收写入指令及写入数据将被写入到的地址。所述实例性方法进一步包含提供指示可变等待时间周期的结束的确认且在所述确认之后等待总线周转时间。接收用于所述写入指令的所述写入数据。
[0012]另一实例性方法包含接收读取指令及将从其读取读取数据的地址。响应于所述读取指令而暂停写入操作，且提供指示可变等待时间周期的结束的确认。提供用于所述读取指令的读取数据，且在完成所述读取操作之后继续暂停所述写入操作达释抑周期。
[0013]另一实例性方法包含在存储器处接收存储器指令及与所述存储器指令相关联的地址。提供指示可变等待时间周期的结束且包含与对存储器指令的接受相关的信息的确认，且接收或提供与所述存储器指令相关联的数据。
[0014]另一实例性方法包含将存储器指令及地址提供到存储器且接收指示可变等待时间周期的结束的确认。包含与所述存储器对所述存储器指令的接受相关的信息。与所述存储器交换与所述存储器指令相关联的数据。
【附图说明】
[0015]图1是根据本发明的实施例的设备的框图。
[0016]图2A是根据本发明的实施例用于写入操作的各种信号的时序图。图2B是根据本发明的另一实施例用于写入操作的各种信号的时序图。
[0017]图3是根据本发明的实施例用于读取操作的各种信号的时序图。
[0018]图4A是根据本发明的实施例的等待状态的表。图4B是根据本发明的实施例用于存储器操作的各种信号的时序图。
[0019]图5是根据本发明的实施例由确认提供的信息的表。
[0020]图6是根据本发明的实施例的读取及写入指令序列，其图解说明实例性操作。
[0021]图7是根据本发明的实施例的读取及写入指令序列，其图解说明实例性操作。
[0022]图8是根据本发明的实施例的设备的框图。
【具体实施方式】
[0023]以下将陈述某些细节以提供对本发明的实施例的充分理解。然而，所属领域的技术人员将明了，可在没有这些特定细节的情况下实践本发明的实施例。此外，本文中所描述的本发明的特定实施例是以实例方式提供且应不用于将本发明的范围限制于这些特定实施例。在其它情况中，未详细展示众所周知的电路、控制信号、定时协议及软件操作以避免不必要地使本发明模糊。
[0024]图1图解说明根据本发明的实施例的设备。所述设备可包括电路、一或多个半导体裸片、封装式半导体、包含此种电路、裸片或封装的装置及/或包含此种装置的系统，且可包含耦合到存储器100的存储器控制器10。存储器控制器10还耦合到系统总线20。存储器控制器10在总线110上为存储器100提供存储器指令及存储器地址。存储器100包含具有用于存储数据的存储器单元的存储器阵列170，且进一步包含经配置以接收存储器指令并控制存储器100的存储器操作的存储器操作控制器140。存储器100中所包含的写入缓冲器150可用于存储写入指令及数据，且寄存器160可用于存储与存储器100的配置及操作相关的值，如下文将更详细地描述。虽然在图1中展示为分开的元件，但存储器操作控制器140、写入缓冲器150及寄存器160可以包含存储器操作控制器140、写入缓冲器150及寄存器160中的一或多者的各种不同布置而组合。举例来说，在一些实施例中，存储器操作控制器140可包含寄存器160。
[0025]存储器100响应于存储器指令及地址而执行存储器操作。存储器100在总线120上将各种信息提供到存储器控制器10。如下文将更详细地描述，由存储器100提供的信息可包含与针对存储器指令执行的存储器操作相关的信息、可变等待时间周期的剩余时间、指示可变等待时间周期的结束的确认以及可与存储器100相关的其它信息。可经由总线130与存储器100交换数据，举例来说，针对读取指令由存储器100将读取数据提供到存储器控制器10，且在另一实例中，针对写入指令由存储器控制器10将写入数据提供到存储器100。
[0026]可使用由存储器100提供的信息来管理存储器控制器10与存储器100之间的操作。举例来说，可使用确认作为保持繁忙直到存储器操作结束的系统总线20的等待信号。另一实例是使用确认来确定将使系统总线20保持繁忙直到存储器操作完成或还是将中止一操作(举例来说，将存储器100取消选择)以便空出系统总线20 (针对用于其它操作的同一主控装置或针对其它主控装置/外围装置，例如帧缓冲器等)且在稍后时间重试。还可提供与可变等待时间周期的剩余时间相关的信息以辅助确定将使系统总线20保持繁忙还是中止操作且在稍后时间重试。
[0027]在操作中，由存储器100例如从存储器控制器10接收存储器指令及存储器地址，且执行存储器操作。在接收到存储器指令及存储器地址之后是可变等待时间周期tLAT。等待时间周期的结束由存储器100所提供的确认ACKNOWLEDGE指示，此后可与存储器交换数据(例如，在ACKNOWLEDGE之后将数据提供到存储器控制器10，在ACKNOWLEDGE之后从存储器控制器10接收数据，或在ACKNOWLEDGE之后既提供/又接收数据)。在tLAT周期期间，存储器100可管理存储器操作。举例来说，在tLAT周期期间，存储器可使自身为存储器操作而做准备(例如，例如使存储器电路为执行存储器操作而做准备)、完成进展中的存储器操作、暂停进展中的操作以开始执行存储器操作，或管理其它存储器操作。存储器100还可在tLAT周期期间(举例来说，在执行所接收的存储器指令的存储器操作之前)完成进展中的操作。如此，tLAT周期可在从相对短到相对长的一时间范围内变化，其中ACKNOWLEDGE指示tLAT周期的结束。还可使用ACKNOWLEDGE来告知主机:tLAT周期是正在进行还是已结束。在一些实施例中，存储器100可在tLAT周期期间提供与tLAT周期的时间相关的信息。在一实例中，存储器100提供与tLAT周期的时间相关的信息，且可进一步提供与tLAT周期的时间相关的经更新信息。所述经更新信息可反映tLAT周期可能还有多长时间。
[0028]在一些实施例中，存储器中的存储器操作控制器(例如，存储器100的存储器操作控制器140)可解码存储器指令且提供内部信号来管理所得存储器操作以允许将数据写入到存储器的存储器阵列(例如，存储器100的存储器阵列170)且允许从所述存储器阵列读取数据，而不会有常规相变存储器(PCM)的相同时序局限性。举例来说，在一些实施例中，即使存储器阵列中的位置当前涉及了写入操作，也可从所述位置读取数据。在一些实施例中，内部存储器操作(例如，写入及读取操作)的暂停及恢复与常规PCM相比可较不受约束，且因此提供存储器的较大操作灵活性。举例来说，可能不必为了支持读取操作而将写入操作暂停，且可根据较灵活时序条件而恢复经暂停写入操作。
[0029]总之，在tLAT周期期间，存储器正为操作做准备或将完成操作。举例来说，在此时间期间，存储器