一种半导体器件及其制作方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体存储技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。
【背景技术】
[0002]随着数字集成电路的不断发展，片上集成的存储器已经成为数字系统中重要的组成部分。SRAM (Static Random Access Memory,静态随机存取存储器)以其低功耗、高速的优点成为片上存储器中不可或缺的重要组成部分。SRAM只要为其供电即可保存数据，无需不断对其进行刷新。
[0003]基础SRAM存储单元一般包括六个晶体管:2个上拉晶体管PU (Pull-uptransistor)、2 个下拉晶体管 I3D(Pull-down transistor)、2 个传输晶体管 PG(Pass_gatetransistor)。在SRAM存储单元的设计过程中，通常要保证足够大的β比率(Ipd/Ipg电流比)，以获得足够高的静态噪声容限(static-noise margin, SNM),同时要求Y比率(Ipg/Ipu电流比)足够大，以获得良好的可写性(writability)。因此，对传输晶体管性能的不同要求，造成SRAM单元的可写性与读取稳定性之间的冲突。而这种冲突一直以来是传统6TSRAM存储单元设计的瓶颈。
[0004]因此，有必要提出一种新的技术方案，以改善SRAM存储单元的可写性和读取稳定性。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括:
[0006]提供半导体衬底，在所述半导体衬底上形成有多个存储单元的前端器件，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁；
[0007]对每个存储单元中的两个所述传输门晶体管进行非对称口袋离子注入。
[0008]进一步，所述非对称口袋离子注入通过小角度倾斜离子注入和大角度倾斜离子注入结合来实现。
[0009]进一步，在进行所述大角度倾斜离子注入时，通过利用两个所述传输门晶体管的相邻栅极的遮蔽效应，只对两个所述传输门晶体管的相邻栅极外侧的所述半导体衬底区域进行注入，不对所述相邻栅极中间的所述半导体衬底区域进行注入。
[0010]进一步，在进行所述小角度倾斜离子注入时，可以实现对两个所述传输门晶体管栅极外侧和相邻两个所述传输门晶体管栅极中间的所述半导体衬底区域的口袋注入。
[0011]进一步，在靠近所述传输门晶体管的源区形成了具有高掺杂的口袋区，靠近漏区形成了具有低掺杂的口袋区。
[0012]进一步，所述非对称口袋离子注入采用N型杂质作为注入源。
[0013]进一步，所述N型杂质为P或As。
[0014]进一步，在进行所述非对称口袋离子注入的步骤之前，还包括形成覆盖每个所述存储单元中的两个所述上拉晶体管的掩膜的步骤。
[0015]进一步，所述半导体器件为静态随机存取存储器。
[0016]本发明还提供一种半导体器件，所述半导体器件包括多个存储单元，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，在每个所述存储单元中，所述两个传输门晶体管具有不同掺杂浓度的非对称口袋区。
[0017]进一步，位于相邻两个所述传输门晶体管栅极之间的口袋区为高掺杂口袋区，位于两个所述传输门晶体管外侧的口袋区为高掺杂口袋区。
[0018]进一步，所述半导体器件为静态随机存取存储器。
[0019]本发明另外还提供一种电子装置，包括上述的半导体器件。
[0020]综上所述，根据本发明的制作方法，通过对传输门晶体管实施非对称口袋注入，使传输门晶体管在进行读操作时具有低的饱和电流Idsat，同时在进行写操作时具有高的饱和电流Idsat，进而提闻了 SRAM存储单兀的可与性和读取稳定性。
【附图说明】
[0021]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0022]附图中:
[0023]图1A为现有的一种6T SRAM存储单元的读操作电路图；
[0024]图1B为现有的一种6T SRAM存储单元的写操作电路图；
[0025]图2为现有技术对SRAM存储单元的下拉晶体管和传输门晶体管进行口袋注入的俯视图；
[0026]图3A为根据本发明实施例一形成的多个存储单元的俯视图；
[0027]图3B为根据图3A中椭圆形区域内的两个传输门晶体管的剖面示意图；
[0028]图4为根据本发明实施例一中的方法依次实施步骤的流程图；
[0029]图5A为根据本发明实施例一的方法形成的一个存储单元的电路图；
[0030]图5B为根据本发明实施例一的方法形成的传输门晶体管的示意图。
【具体实施方式】
[0031]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0032]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
[0033]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0034]为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0035]如图1A所示为现有的一种6T SRAM存储单元的读操作电路图，在读操作时，位线BT和互补位线BC被充电到高电平VDD，然后断开连接。这时访问控制信号WL被选择升高到VDD，打开传输晶体管T2和T3。不失一般性，设B点存储的为0，则互补位线BC通过T3和NI放电到O。在读操作时，高的β比率和慢的PG可使节点B处于比较低的电平，有利于防止电平过高引起单元翻转。
[0036]如图1B所示为现有的一种6Τ SRAM存储单元的写操作电路图，在写操作时，假设B节点存储的为0，位线BT与高电平VDD连接，互补位线BC接地，节点B通过Pl和Τ3放电。读操作时，高的Y比率和快的PG可使节点B快速被拉低到0，实现数据的写入。
[0037]因此，对传输晶体管性能的不同要求，造成SRAM单元的可写性与读取稳定性之间的冲突。
[0038]参考图2，为现有技术对SRAM存储单元的下拉晶体管H)和传输门晶体管PG进行口袋注入的俯视图，图中箭头代表口袋注入的方向角度。下拉晶体管ro和传输门晶体管PG分享相同的N型低掺杂口袋注入，进行4次45°倾角离子注入，因此下拉晶体管ro和传输门晶体管PG的口袋注入是相同的。
[0039]鉴于上述问题的存在，本发明提出了一种新的制造方法，以平衡SRAM单元的可写性与读取稳定性之间的冲突。
[0040]实施例一
[0041]下面，参照图3A-3B、图4和图5A-5B对本发明实施例的半导体器件的制作方法做详细描述。
[0042]参考图4，执行步骤401，提供半导体衬底，在所述半导体衬底上形成有多个存储单元的前端器件，所述存储单元包括形成于所述半导体衬底上的至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁。
[0043]具体地，参照图3A，为根据本发明实施例形成的多个存储单元的俯视图，以其中一个存储单元为例。
[0044]提供一半导体衬底，所述半导体衬底可以为以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
[0045]在所述半导体衬底中定义出各种有源区，与所述有源区四周形成浅沟槽隔离结构；具体地，先定义出有源区，然后再有源区四周刻蚀出浅沟槽，最后与所述浅沟槽内填充绝缘材料以形成所述浅沟槽隔离结构。
[0046]在所述半导体衬底中形成有N型阱注入区和P型阱注入区。于所述N型阱注入区内制作至少两个上拉晶体管PU，于P型阱注入区内制作至少两个下拉晶体管H)以及至少两个传输门晶体管PG。