利用碳纳米场效应晶体管实现的三值静态随机存储单元的制作方法
【专利摘要】本发明公开了一种利用碳纳米场效应晶体管实现的三值静态随机存储单元，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管和第十二CNFET管；第一CNFET管、第二CNFET管、第四CNFET管、第五CNFET管、第七CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管为N型CNFET管，第三CNFET管、第六CNFET管、第八CNFET管和第十二CNFET管为P型CNFET管；优点是读写速度快、读出数据的稳定性较高，布线面积较小，功耗较低，且存储容量较大。
【专利说明】
利用碳纳米场效应晶体管实现的Ξ值静态随机存储单元
技术领域
[0001] 本发明设及一种静态随机存储单元，尤其是设及一种利用碳纳米场效应晶体管实 现的Ξ值静态随机存储单元。
【背景技术】
[0002] 随着CMOS工艺和集成电路技术的发展，电路的微型化给人们的生活带来极大的方 便，同时对高集成度和低功耗等特性提出更高的要求。特别是高集成度问题，由于特征尺寸 缩小使得单位忍片面积上集成的元件数目急剧增加，集成电路的特征尺寸已经进入纳米量 级。在超大规模集成电路(Very Large Scale Integration,VLSI)中，有70% W上的娃片面 积用于布线，进一步制约集成度的提高。在纳米量级下，互连线寄生效应带来的口延时、互 连线串扰、功耗增加等问题变得更加严重。多值逻辑(Multi-Valued Logic,Μ化）电路的特 性为解决运些问题提供了新的途径。多值逻辑突破了传统二值逻辑信号取值"〇"、"Γ的限 审IJ，如多值逻辑最小基的Ξ值逻辑，其信号可取值"0"、"Γ和"2"，因此多值逻辑电路单线信 息携带量高，空间或时间利用率充分，有效的降低忍片的布线面积，提高电路的集成度。
[0003] W往集成电路的发展遵循着摩尔定律，但随着忍片设计进入深亚微米阶段，M0S管 工艺开始逼近其物理极限，集成电路设计领域面临着许多新的挑战：比如短沟道效应、光刻 技术、高的泄漏电流和薄氧化层隧穿效应等。因此，发展新型电子器件及其低功耗电路已成 为目前研究领域的热点，如使用互连线优化电路、单电子晶体管、双口浮栅晶体管和碳纳米 场效应晶体管（CNFET，Carbon 化notube Field Effect Transistor)等。其中CN阳Τ是一种 新型的低功耗高性能器件，它具有良好的电学和化学特性。将CNFET应用到低功耗集成电路 忍片中，不仅能增强器件的性能，而且还丰富了微小面积忍片的有效功能。
[0004] 静态随机存储单元作为集成电路中的基本组成单元，在集成电路设计中具有重要 的地位。现有的静态随机存储单元通常为采用CMOS技术设计的二值静态随机存储单元。目 前应用比较广泛的静态随机存储单元的电路图如图1所示，该静态随机存储单元采用六个 CMOS管组成，在写操作时，将位线化和瓦预充电到相应电平，将字线点位WL拉高，CMOS管M5 和CMOS管M6打开，将位线化和霜数据写入，W写入数据"Γ为例，将化预充电到高电平，瓦 为低电平，WL为高电平时使得CMOS管M5和CMOS管M6打开，利用化和显的电平来改变原来存 储的逻辑值;在读操作时，将位线化和显预充电到高电平，如果Q节点存储的值为"Γ，曼节 点的逻辑值为"0"，当WL为高电平时，CMOS管M5和CMOS管M6打开，化电位不变，瓦被放电到底 电平，从而将数据读出。但是该静态随机存储单元存在W下问题:一、在写操作时，位线BL和 盈预充电到相应电平比较难W改变交叉禪合反相器存储的逻辑值，需要调节好各个CMOS管 参数，并且将数据写入需要一段时间，降低了写入数据的速度;二、在读操作时，当WL为高电 平时，位线化和瓦预充电为高电平的电压会影响节点Q和每上存储的逻辑值，从而在读出过 程中，有可能破坏内部存储的数据，读出数据的稳定性较差;Ξ、数据的读出与写入都是通 过位线化和瓦，由此导致增加静态随机存储单元的布线面积的增加；四、功耗较高;五、存储 容量较小。
[0005] 鉴此，结合Ξ值逻辑，利用碳纳米场效应晶体管来实现Ξ值静态随机存储单元对 于改进目前静态随机存储单元存在的问题具有重要意义。
【发明内容】
[0006] 本发明所要解决的技术问题是提供一种读写速度快、读出数据的稳定性较高，布 线面积较小，功耗较低，且存储容量较大的利用碳纳米场效应晶体管实现的Ξ值静态随机 存储单元。
[0007] 本发明解决上述技术问题所采用的技术方案为:一种利用碳纳米场效应晶体管实 现的Ξ值静态随机存储单元，包括第一CNFET管、第二CNFET管、第SCNFET管、第四CNFET管、 第五CNFET管、第六CNFET管、第屯CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十 一 CNFET管和第十二CNFET管;所述的第一 CNFET管、所述的第二CNFET管、所述的第四CNFET 管、所述的第五CNFET管、所述的第屯CNFET管、所述的第九CNFET管、所述的第十CNFET管和 所述的第^^一CNFET管为Ν型CNFET管，所述的第SCNFET管、所述的第六CNFET管、所述的第 八CNFET管和所述的第十二CNFET管为P型CNFET管;所述的第一 CNFET管的源极、所述的第屯 CNFET管的源极所述的第九CNFET管的源极接地;所述的第一 CNFET管的漏极和所述的第二 CNFET管的源极连接，所述的第一 CNFET管的栅极为所述的Ξ值静态随机存储单元的反相写 控制信号输入端，用于输入写控制信号的反相信号;所述的第二CNFET管的漏极、所述的第 SCNFET管的漏极、所述的第四CNFET管的源极、所述的第屯CNFET管的栅极、所述的第六 CNFET管的栅极和所述的第十CNFET管的漏极连接;所述的第二CNFET管的栅极、所述的第Ξ CNFET管的栅极、所述的第五CNFET管的源极、所述的第六CNFET管的漏极、所述的第屯CNFET 管的漏极、所述的第八CNFET管的栅极和所述的第九CNFET管的栅极连接，所述的第^CNFET 管的源极、所述的第四CNFET管的栅极、所述的第五CNFET管的栅极、所述的第六CNFET管的 源极和所述的第八CNFET管的源极均接入第一电源;所述的第四CNFET管的漏极和所述的第 五CNFET管的漏极接入第二电源，所述的第二电源为所述的第一电源的一半;所述的第八 的漏极、所述的第九〔册61'管的漏极、所述的第^^一CNFET管的漏极和所述的第十二 CNFET管的漏极连接，所述的第十CNFET管的栅极为所述的Ξ值静态随机存储单元的写控制 信号输入端，所述的Ξ值静态随机存储单元的写控制信号输入端用于接入写控制信号;所 述的第十〔^61'管的源极、所述的第^^一CNFET管的源极和所述的第十二CNFET管的源极连 接且其连接线为Ξ值静态随机存储单元的位线;所述的第十一 CNFET管的栅极为所述的Ξ 值静态随机存储单元的读控制信号输入端，所述的Ξ值静态随机存储单元的读控制信号输 入端用于接入读控制信号，所述的第十二CNFET管的栅极为所述的Ξ值静态随机存储单元 的反相读控制信号输入端，所述的Ξ值静态随机存储单元的反相读控制信号输入端用于接 入读控制信号的反相信号。
[000引所述的第一 CNFET管的管径为1.488加1，所述的第二CNFET管的管径为0.78化m，所 述的第SCNFET管的管径为0.78化m，所述的第四CNFET管的管径为1.018nm，所述的第五 CNFET管的管径为1.018皿，所述的第六CNFET管的管径为0.783皿，所述的第屯CNFET管的管 径为0.783nm，所述的第八CNFET管的管径为0.783nm，所述的第九CNFET管的管径为 0.78化m，所述的第十CNFET管的管径为l. 488皿，所述的第^^一CNFET管的管径为0.78化m， 所述的第十二CNFET管的管径为0.783nm。
[0009] 所述的第一电源为0.9V，所述的第二电源为0.45V。
[0010] 与现有技术相比，本发明的优点在于通过第一 CNFET管、第二CNFET管、第SCNFET 管、第四CNFET管、第五CNFET管、第六CNFET管、第屯CNFET管、第八CNFET管、第九CNFET管、第 十[册61'管、第^^一CNFET管和第十二CNFET管构建Ξ值静态随机存储单元，第一CNFET管、第 二〔册61'管、第四〔册日了管、第五〔册61'管、第屯〔册61'管、第九〔册61'管、第十〔册61'管和第^-一 CNFET管为N型CNFET管，第SCNFET管、第六CNFET管、第八CNFET管和第十二CNFET管为P型 CNFET管;第一CNFET管的源极、第屯CNFET管的源极第九CNFET管的源极接地;第一CNFET管 的漏极和第二CNFET管的源极连接，第一 CNFET管的栅极为Ξ值静态随机存储单元的反相写 控制信号输入端，用于输入写控制信号的反相信号;第二CNFET管的漏极、第SCNFET管的漏 极、第四CNFET管的源极、第屯CNFET管的栅极、第六CNFET管的栅极和第十CNFET管的漏极连 接;第二CNFET管的栅极、第^CNFET管的栅极、第五CNFET管的源极、第六CNFET管的漏极、第 屯CNFET管的漏极、第八CNFET管的栅极和第九CNFET管的栅极连接，第SCNFET管的源极、第 四CNFET管的栅极、第五CNFET管的栅极、第六CNFET管的源极和第八CNFET管的源极均接入 第一电源;第四CNFET管的漏极和第五CNFET管的漏极接入第二电源，第二电源为第一电源 的一半;第八〔册61'管的漏极、第九〔册61'管的漏极、第^^一CNFET管的漏极和第十二CNFET管 的漏极连接，第十CNFET管的栅极为Ξ值静态随机存储单元的写控制信号输入端，Ξ值静态 随机存储单元的写控制信号输入端用于接入写控制信号；第十CNFET管的源极、第十一 CNFET管的源极和第十二CNFET管的源极连接且其连接线为Ξ值静态随机存储单元的位线； 第十一 CNFET管的栅极为Ξ值静态随机存储单元的读控制信号输入端，Ξ值静态随机存储 单元的读控制信号输入端用于接入读控制信号，第十二CNFET管的栅极为Ξ值静态随机存 储单元的反相读控制信号输入端，Ξ值静态随机存储单元的反相读控制信号输入端用于接 入读控制信号的反相信号;在写操作时，通过写控制信号的反相信号W_B和写控制信号W的 控制，在写入数据时，写控制信号W为高电平，写控制信号的反相信号W_B为低电平，第十 CNFET管打开、第一CNFET管关闭，切断了第二CNFET管、第SCNFET管和第四CNFET管构成的 反相器与第五CNFET管、第六CNFET管和第屯CNFET管构成的反相器的交叉禪合，数据很容易 写入第五CNFET管、第六CNFET管和第屯CNFET管构成的反相中，当完成数据写入后，写控制 信号W为低电平，写控制信号的反相信号W_B为高电平，使第二CNFET管、第SCNFET管和第四 CNFET管构成的反相器与第五CNFET管、第六CNFET管和第屯CNFET管构成的反相器恢复交叉 禪合，来稳定写入的数据，由于在写入数据过程中切断了两个反相器的交叉禪合，写入数据 速度加快，提高了工作速度，写入的数据也稳定;在读操作时，采用第二CNFET管的栅极、第 SCNFET管的栅极、第五CNFET管的源极、第六CNFET管的漏极、第屯CNFET管的漏极、第八 CNFET管的栅极和第九CNFET管的栅极的连接节点Q_B来控制第八CNFET管和第九CNFET管， 通过第十一 CNFET管和第十二CNFET管将数据传输到位线化上，运里读出的数据是接地信号 和第一电源Vdd，此时，读出的数据与第二CNFET管的漏极、第SCNFET管的漏极、第四CNFET 管的源极、第屯CNFET管的栅极、第六CNFET管的栅极和第十CNFET管的漏极的连接节点Q W 及第二CNFET管的栅极、第SCNFET管的栅极、第五CNFET管的源极、第六CNFET管的漏极、第 屯CNFET管的漏极、第八CNFET管的栅极和第九CNFET管的栅极的连接节点Q_B存储的逻辑值 无关，读出过程位线化上的电压不会影响内部存储的逻辑值，既提高写入数据的稳定性也 提高读取数据的稳定性；另外本发明的Ξ值静态随机存储单元采用单端口的读出与写入， 运样可W减少静态随机存储单元设计过程的布线面积，使其布线面积较小，本发的明Ξ值 静态随机存储单元结合Ξ值逻辑和CNFET管实现，其存储信息密度高，存储容量是二值静态 随机存储单元的容量的1.58倍，而且与传统CMOS设计的二值静态随机存储单元相比读写速 度提高了 24%，功耗较低。
【附图说明】
[0011] 图1为现有技术的基于CMOS技术的二值静态随机存储单元的电路图；
[0012] 图2为本发明的利用碳纳米场效应晶体管实现的Ξ值静态随机存储单元的电路 图；
[0013] 图3为本发明的利用碳纳米场效应晶体管实现的Ξ值静态随机存储单元的读操作 服PICE仿真图；
[0014] 图4为本发明的利用碳纳米场效应晶体管实现的Ξ值静态随机存储单元的写操作 服PICE仿真图；
[0015] 图5为本发明的利用碳纳米场效应晶体管实现的Ξ值静态随机存储单元的在工艺 偏差下的静态噪声容限曲线。
【具体实施方式】
[0016] W下结合附图实施例对本发明作进一步详细描述。
[0017] 实施例一:如图2所示，一种利用碳纳米场效应晶体管实现的Ξ值静态随机存储单 元，包括第一CNFET管T1、第二CNFET管T2、第SCNFET管T3、第四CNFET管T4、第五CNFET管T5、 第六〔册日1'管了6、第屯〔册日1'管了7、第八〔册日1'管了8、第九〔册日1'管了9、第十〔册日1'管1'10、第^-一 CNFET管T11 和第十二CNFET管T12;第一CNFET管T1、第二CNFET管T2、第四 CNFET管T4、第五 0^61'管了5、第屯〔^61'管了7、第九〔^61'管了9、第十〔^61'管1'10和第^-一CNFET管T11为N型 CNFET管，第SCNFET管T3、第六CNFET管T6、第八CNFET管T8和第十二CNFET管T12为P型CNFET 管;第一 CNFET管T1的源极、第屯CNFET管T7的源极第九CNFET管T9的源极接地;第一 CNFET管 T1的漏极和第二CNFET管T2的源极连接，第一 CNFET管T1的栅极为Ξ值静态随机存储单元的 反相写控制信号输入端，用于输入写控制信号的反相信号W_B;第二CNFET管T2的漏极、第Ξ CNFET管T3的漏极、第四CNFET管T4的源极、第屯CNFET管T7的栅极、第六CNFET管T6的栅极和 第十CNFET管T10的漏极连接;第二CNFET管T2的栅极、第SCNFET管T3的栅极、第五CNFET管 T5的源极、第六CNFET管T6的漏极、第屯CNFET管T7的漏极、第八CNFET管T8的栅极和第九 CNFET管T9的栅极连接，第SCNFET管T3的源极、第四CNFET管T4的栅极、第五CNFET管T5的栅 极、第六CNFET管T6的源极和第八CNFET管T8的源极均接入第一电源Vdd;第四CNFET管T4的 漏极和第五CNFET管巧的漏极接入第二电源Vddl，第二电源Vddl为第一电源Vdd的一半;第 八〔^61'管了8的漏极、第九〔^61'管了9的漏极、第^^一CNFET管T11的漏极和第十二CNFET管 T12的漏极连接，第十CNFET管T10的栅极为Ξ值静态随机存储单元的写控制信号输入端，Ξ 值静态随机存储单元的写控制信号输入端用于接入写控制信号W;第十CNFET管T10的源极、 第^^一CNFET管T11的源极和第十二CNFET管T12的源极连接且其连接线为Ξ值静态随机存 储单元的位线化;第十一 CNFET管T11的栅极为Ξ值静态随机存储单元的读控制信号输入 端，Ξ值静态随机存储单元的读控制信号输入端用于接入读控制信号R，第十二CNFET管T12 的栅极为Ξ值静态随机存储单元的反相读控制信号输入端，Ξ值静态随机存储单元的反相 读控制信号输入端用于接入读控制信号R的反相信号R_B。
[0018] 实施例二:如图2所示，一种利用碳纳米场效应晶体管实现的Ξ值静态随机存储单 元，包括第一CNFET管T1、第二CNFET管T2、第SCNFET管T3、第四CNFET管T4、第五CNFET管T5、 第六〔册日1'管了6、第屯〔册日1'管了7、第八〔册日1'管了8、第九〔册日1'管了9、第十〔册日1'管1'10、第^-一 CNFET管T11 和第十二CNFET管T12;第一CNFET管T1、第二CNFET管T2、第四 CNFET管T4、第五 0^61'管了5、第屯〔^61'管了7、第九〔^61'管了9、第十〔^61'管1'10和第^-一CNFET管T11为N型 CNFET管，第SCNFET管T3、第六CNFET管T6、第八CNFET管T8和第十二CNFET管T12为P型CNFET 管;第一 CNFET管T1的源极、第屯CNFET管T7的源极第九CNFET管T9的源极接地;第一 CNFET管 T1的漏极和第二CNFET管T2的源极连接，第一 CNFET管T1的栅极为Ξ值静态随机存储单元的 反相写控制信号输入端，用于输入写控制信号的反相信号W_B;第二CNFET管T2的漏极、第Ξ CNFET管T3的漏极、第四CNFET管T4的源极、第屯CNFET管T7的栅极、第六CNFET管T6的栅极和 第十CNFET管T10的漏极连接;第二CNFET管T2的栅极、第SCNFET管T3的栅极、第五CNFET管 T5的源极、第六CNFET管T6的漏极、第屯CNFET管T7的漏极、第八CNFET管T8的栅极和第九 CNFET管T9的栅极连接，第SCNFET管T3的源极、第四CNFET管T4的栅极、第五CNFET管T5的栅 极、第六CNFET管T6的源极和第八CNFET管T8的源极均接入第一电源Vdd;第四CNFET管T4的 漏极和第五CNFET管巧的漏极接入第二电源Vddl，第二电源Vddl为第一电源Vdd的一半;第 八〔^61'管了8的漏极、第九〔^61'管了9的漏极、第^^一CNFET管T11的漏极和第十二CNFET管 T12的漏极连接，第十CNFET管T10的栅极为Ξ值静态随机存储单元的写控制信号输入端，Ξ 值静态随机存储单元的写控制信号输入端用于接入写控制信号W;第十CNFET管T10的源极、 第^^一CNFET管T11的源极和第十二CNFET管T12的源极连接且其连接线为Ξ值静态随机存 储单元的位线化;第十一 CNFET管T11的栅极为Ξ值静态随机存储单元的读控制信号输入 端，Ξ值静态随机存储单元的读控制信号输入端用于接入读控制信号R，第十二CNFET管T12 的栅极为Ξ值静态随机存储单元的反相读控制信号输入端，Ξ值静态随机存储单元的反相 读控制信号输入端用于接入读控制信号R的反相信号R_B。
[0019] 本实施例中，第一CNFET管T1的管径为1.488皿，第二CNFET管T2的管径为0.783皿， 第SCNFET管T3的管径为0.783nm，第四CNFET管T4的管径为l.OlSnm，第五CNFET管T5的管径 为1.018nm，第六CNFET管T6的管径为0.783nm，第屯CNFET管T7的管径为0.783nm，第八CNFET 管T8的管径为0.783nm，第九CNFET管T9的管径为0.783nm，第十CNFET管no的管径为 1.488nm，第^-一CN阳T管T11的管径为0.783nm，第十二CN阳T管T12的管径为0.783nm。
[0020] 实施例Ξ:如图2所示，一种利用碳纳米场效应晶体管实现的Ξ值静态随机存储单 元，包括第一CNFET管T1、第二CNFET管T2、第SCNFET管T3、第四CNFET管T4、第五CNFET管T5、 第六〔册日1'管了6、第屯〔册日1'管了7、第八〔册日1'管了8、第九〔册日1'管了9、第十〔册日1'管1'10、第^-一 CNFET管T11 和第十二CNFET管T12;第一CNFET管T1、第二CNFET管T2、第四 CNFET管T4、第五 0^61'管了5、第屯〔^61'管了7、第九〔^61'管了9、第十〔^61'管1'10和第^-一CNFET管T11为N型 CNFET管，第SCNFET管T3、第六CNFET管T6、第八CNFET管T8和第十二CNFET管T12为P型CNFET 管;第一 CNFET管T1的源极、第屯CNFET管T7的源极第九CNFET管T9的源极接地;第一 CNFET管 T1的漏极和第二CNFET管T2的源极连接，第一 CNFET管T1的栅极为Ξ值静态随机存储单元的 反相写控制信号输入端，用于输入写控制信号的反相信号W_B;第二CNFET管T2的漏极、第Ξ CNFET管Τ3的漏极、第四CNFET管Τ4的源极、第屯CNFET管Τ7的栅极、第六CNFET管Τ6的栅极和 第十CNFET管Τ10的漏极连接;第二CNFET管Τ2的栅极、第SCNFET管Τ3的栅极、第五CNFET管 Τ5的源极、第六CNFET管Τ6的漏极、第屯CNFET管Τ7的漏极、第八CNFET管Τ8的栅极和第九 CNFET管T9的栅极连接，第SCNFET管Τ3的源极、第四CNFET管Τ4的栅极、第五CNFET管Τ5的栅 极、第六CNFET管Τ6的源极和第八CNFET管Τ8的源极均接入第一电源Vdd;第四CNFET管Τ4的 漏极和第五CNFET管巧的漏极接入第二电源Vddl，第二电源Vddl为第一电源Vdd的一半;第 八〔^61'管了8的漏极、第九〔^61'管了9的漏极、第^^一CNFET管T11的漏极和第十二CNFET管 T12的漏极连接，第十CNFET管T10的栅极为Ξ值静态随机存储单元的写控制信号输入端，Ξ 值静态随机存储单元的写控制信号输入端用于接入写控制信号W;第十CNFET管T10的源极、 第^^一CNFET管T11的源极和第十二CNFET管T12的源极连接且其连接线为Ξ值静态随机存 储单元的位线化;第十一 CNFET管T11的栅极为Ξ值静态随机存储单元的读控制信号输入 端，Ξ值静态随机存储单元的读控制信号输入端用于接入读控制信号R，第十二CNFET管T12 的栅极为Ξ值静态随机存储单元的反相读控制信号输入端，Ξ值静态随机存储单元的反相 读控制信号输入端用于接入读控制信号R的反相信号R_B。
[0021] 本实施例中，第一CNFET管T1的管径为1.488皿，第二CNFET管T2的管径为0.783皿， 第SCNFET管T3的管径为0.783nm，第四CNFET管T4的管径为l.OlSnm，第五CNFET管T5的管径 为1.018nm，第六CNFET管T6的管径为0.783nm，第屯CNFET管T7的管径为0.783nm，第八CNFET 管T8的管径为0.783nm，第九CNFET管T9的管径为0.783nm，第十CNFET管no的管径为 1.488nm，第^-一CN阳T管T11的管径为0.783nm，第十二CN阳T管T12的管径为0.783nm。
[0022] 本实施例中，第一电源Vdd为0.9V，第二电源Vddl为0.45V。
[0023] 本发明的利用碳纳米场效应晶体管实现的Ξ值静态随机存储单元的工作原理为： 在写操作时，通过写控制信号的反相信号W_B和写控制信号W的控制，在写入数据时，写控制 信号W为高电平，写控制信号的反相信号W_B为低电平，第十CNFET管T10打开、第一 CNFET管 T1关闭，切断了第二CNFET管T2、第SCNFET管T3和第四CNFET管T4构成的反相器与第五 CNFET管巧、第六CNFET管T6和第屯CNFET管T7构成的反相器的交叉禪合，数据很容易写入第 五CNFET管T5、第六CNFET管T6和第屯CNFET管T7构成的反相中，当完成数据写入后，写控制 信号W为低电平，写控制信号的反相信号W_B为高电平，使第二CNFET管T2、第SCNFET管T3和 第四CNFET管T4构成的反相器与第五CNFET管巧、第六CNFET管T6和第屯CNFET管T7构成的反 相器恢复交叉禪合，来稳定写入的数据，由于在写入数据过程中切断了两个反相器的交叉 禪合，写入数据速度加快，提高了工作速度，写入的数据也稳定；在读操作时，采用第二 CNFET管T2的栅极、第SCNFET管T3的栅极、第五CNFET管巧的源极、第六CNFET管T6的漏极、 第屯CNFET管T7的漏极、第八CNFET管T8的栅极和第九CNFET管T9的栅极的连接节点Q_B来控 制第八〔册61'管了8和第九〔册61'管了9，通过第^^一CNFET管T11和第十二CNFET管T12将数据传 输到位线化上，运里读出的数据是接地信号和第一电源Vdd,此时，读出的数据与第二CN阳T 管T2的漏极、第SCNFET管T3的漏极、第四CNFET管T4的源极、第屯CNFET管T7的栅极、第六 CNFET管T6的栅极和第十CNFET管T10的漏极的连接节点QW及第二CNFET管T2的栅极、第Ξ CNFET管T3的栅极、第五CNFET管巧的源极、第六CNFET管T6的漏极、第屯CNFET管T7的漏极、 第八CNFET管T8的栅极和第九CNFET管T9的栅极的连接节点Q_B存储的逻辑值无关，读出过 程位线化上的电压不会影响内部存储的逻辑值，既提高写入数据的稳定性也提高读取数据 的稳定性；另外本发明的Ξ值静态随机存储单元采用单端口的读出与写入，运样可W减少 静态随机存储单元设计过程的布线面积，使其布线面积较小，本发的明Ξ值静态随机存储 单元结合Ξ值逻辑和CNFET管实现，其存储信息密度高，存储容量是二值静态随机存储单元 的容量的1.58倍，而且与传统CMOS设计的二值静态随机存储单元相比读写速度提高了 24%，功耗较低。图3为本发明的利用碳纳米场效应晶体管实现的Ξ值静态随机存储单元的 读操作HSPICE仿真图，与理论分析完全一致，证明了本发明的利用碳纳米场效应晶体管实 现的Ξ值静态随机存储单元的读操作功能正确。图5为本发明的利用碳纳米场效应晶体管 实现的Ξ值静态随机存储单元的写操作HSPICE仿真图，与理论分析完全一致，证明本发明 的利用碳纳米场效应晶体管实现的Ξ值静态随机存储单元的写操作功能正确。
[0024]静态噪声容限（Static Noise Margin,S醒)是衡量静态随机存储单元抗干扰能力 的一个重要参数。静态噪声容限是指静态随机存储单元所能承受的最大直流噪声信号的幅 值，若超过运个值，存储结点的状态会发生错误翻转。S醒可W用蝶形曲线来表示，蝶形曲线 是通过反相器的电压传输特性(Vol1：age-Transfer化aracte;ristic,VTC)曲线和镜像的逆 变换的电压传输特性曲线绘制得到。图5为本发明的利用碳纳米场效应晶体管实现的Ξ值 静态随机存储单元的在工艺偏差下的静态噪声容限曲线。与二值静态随机存储单元的蝶形 曲线相比，本发明的利用碳纳米场效应晶体管实现的Ξ值静态随机存储单元的蝶形曲线具 有更多的正方形，最小正方形的对角线限定本发明的利用碳纳米场效应晶体管实现的Ξ值 静态随机存储单元的SNM，本发明的利用碳纳米场效应晶体管实现的Ξ值静态随机存储单 元具有较好的抗干扰性。
【主权项】
1. 一种利用碳纳米场效应晶体管实现的三值静态随机存储单元，其特征在于包括第一 CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET 管、第八CNFET管、第九CNFET管、第十CNFET管、第^^一CNFET管和第十二CNFET管;所述的第 一 CNFET管、所述的第二CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第七 CNFET管、所述的第九CNFET管、所述的第十CNFET管和所述的第^^一CNFET管为N型CNFET管， 所述的第三CNFET管、所述的第六CNFET管、所述的第八CNFET管和所述的第十二CNFET管为P 型CNFET管;所述的第一 CNFET管的源极、所述的第七CNFET管的源极所述的第九CNFET管的 源极接地;所述的第一 CNFET管的漏极和所述的第二CNFET管的源极连接，所述的第一 CNFET 管的栅极为所述的三值静态随机存储单元的反相写控制信号输入端，用于输入写控制信号 的反相信号;所述的第二CNFET管的漏极、所述的第三CNFET管的漏极、所述的第四CNFET管 的源极、所述的第七CNFET管的栅极、所述的第六CNFET管的栅极和所述的第十CNFET管的漏 极连接;所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第五CNFET管的源 极、所述的第六CNFET管的漏极、所述的第七CNFET管的漏极、所述的第八CNFET管的栅极和 所述的第九CNFET管的栅极连接，所述的第三CNFET管的源极、所述的第四CNFET管的栅极、 所述的第五CNFET管的栅极、所述的第六CNFET管的源极和所述的第八CNFET管的源极均接 入第一电源;所述的第四CNFET管的漏极和所述的第五CNFET管的漏极接入第二电源，所述 的第二电源为所述的第一电源的一半;所述的第八CNFET管的漏极、所述的第九CNFET管的 漏极、所述的第十一CNFET管的漏极和所述的第十二CNFET管的漏极连接，所述的第十CNFET 管的栅极为所述的三值静态随机存储单元的写控制信号输入端，所述的三值静态随机存储 单元的写控制信号输入端用于接入写控制信号;所述的第十CNFET管的源极、所述的第十一 CNFET管的源极和所述的第十二CNFET管的源极连接且其连接线为三值静态随机存储单元 的位线;所述的第十一 CNFET管的栅极为所述的三值静态随机存储单元的读控制信号输入 端，所述的三值静态随机存储单元的读控制信号输入端用于接入读控制信号，所述的第十 二CNFET管的栅极为所述的三值静态随机存储单元的反相读控制信号输入端，所述的三值 静态随机存储单元的反相读控制信号输入端用于接入读控制信号的反相信号。2. 根据权利要求1所述的一种利用碳纳米场效应晶体管实现的三值静态随机存储单 元，其特征在于所述的第一CNFET管的管径为1.488nm，所述的第二CNFET管的管径为 0 · 783腦，所述的第三CNFET管的管径为0 · 783nm，所述的第四CNFET管的管径为1 · 018nm，所 述的第五CNFET管的管径为1.018nm，所述的第六CNFET管的管径为0.783nm，所述的第七 CNFET管的管径为0.783nm，所述的第八CNFET管的管径为0.783nm，所述的第九CNFET管的管 径为0.783nm，所述的第十CNFET管的管径为1.488nm，所述的第^^一CNFET管的管径为 0 · 783nm，所述的第十二CNFET管的管径为0 · 783nm。3. 根据权利要求1所述的一种利用碳纳米场效应晶体管实现的三值静态随机存储单 元，其特征在于所述的第一电源为0.9V，所述的第二电源为0.45V。
【文档编号】G11C11/419GK106067318SQ201610388402
【公开日】2016年11月2日
【申请日】2016年6月3日 公开号201610388402.2, CN 106067318 A, CN 106067318A, CN 201610388402, CN-A-106067318, CN106067318 A, CN106067318A, CN201610388402, CN201610388402.2
【发明人】龚道辉, 汪鹏君, 张跃军, 康耀鹏
【申请人】宁波大学