一种bts型栅soi器件的建模方法
【专利摘要】一种SOI?MOS器件的建模方法，其中该SOI?MOS器件为BTS型栅SOI?MOS器件，该方法包括：a.提取所述MOS器件的模型参数，包括直流参数和交流参数；b.计算额外栅电容；c.以提取的MOS器件模型为基础，采用子电路模型，在栅和体之间加上额外的栅电容，生成最终模型。根据本发明提供的建模方法，考虑BTS型栅SOI器件中额外的山电容对器件的性能的影响，提高了模型的精确度，能够有效的运用于对BTS型栅SOI器件的仿真设计。
【专利说明】一种BTS型栅SOI器件的建模方法
【技术领域】
[0001]本发明涉及器件提参建模领域，尤其涉及一种BTS型栅SOI器件的建模方法。
【背景技术】
[0002]随着集成电路技术的发展和越来越广泛的应用，集成电路设计时必须考虑其高可靠性、高性能、低成本的要求，人们对IC CAD软件统计容差分析、优化设计、成品率、成本分析及可靠性预测的功能和精度要求也越来越高。而在IC CAD软件中，MOSFET的器件模型是将IC设计和IC产品功能与性能联系起来的关键纽带。伴随着集成器件尺寸越来越小，集成规模越来越大，集成电路工序越来越复杂，对器件模型的精度要求也越来越高。当今一个精确的MOSFET模型无疑已成为IC CAD设计者首要解决的问题，一直也是国际上研究的重点和热点。目前业界主流的MOSFET器件模型为BSM模型，所对应的SOI MOSFET器件模型为BSMSOI模型。
[0003]BSIMS0I所针对的器件为条型栅器件，在实际电路设计时，BTS型器件是一种常用的器件，在此种情况下会增加栅电容，原有的BSIM SOI模型没有考虑此因素的影响。
[0004]因此，需要提供一种考虑额外栅电容影响的BTS栅SOI器件建模方法。
【发明内容】
[0005]针对现有技术的不足，本发明提供了一种考虑额外栅电容影响的BTS栅SOI器件建模方法。该方法包括:
[0006]一种SOI MOS器件的建模方法，其中该SOI MOS器件为BTS型栅SOI MOS器件，该方法包括:
[0007]a.提取所述MOS器件的模型参数，包括直流参数和交流参数；
[0008]b.计算额外栅电容；
[0009]c.以提取的MOS器件模型为基础，采用子电路模型，在栅和体之间加上额外的栅电容，生成最终模型。
[0010]其中，所述MOS器件模型为BSMSOI模型。
[0011]其中，所述额外电容包括第一额外栅电容SI和第二额外栅电容S2两部分。
[0012]其中，计算所述额外栅电容的方法是:
[0013]提取大面积MOS管的交流参数，获得该MOS管的电容，根据大面积MOS管的电容获取单位面积栅氧电容。
[0014]根据本发明提供的建模方法，考虑BTS型栅SOI器件中额外的栅电容对器件的性能的影响，提高了模型的精确度，能够有效的运用于对BTS型栅SOI器件的仿真设计。
【专利附图】
【附图说明】
[0015]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:[0016]图1为根据本发明的BTS型栅SOI MOS器件建模方法的流程图；
[0017]图2为示例性的BTS型栅SOI MOS器件的版图示意图；
[0018]附图中相同或相似的附图标记代表相同或相似的部件。
【具体实施方式】
[0019]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0020]下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。
[0021]下面参考图1和图2来说明本发明。
[0022]图1为根据本发明的BTS型栅SOI MOS器件建模方法的流程图。
[0023]在步骤SlOl中，建立包含模拟BTS型栅SOI MOS器件MOS器件模型。该模型为BSIMS0I 模型。 [0024]参考图2来说明本发明所针对的BTS型栅SOI MOS器件。
[0025]图2为示例性的BTS型栅SOI MOS器件的版图示意图。BTS型栅SOMOS器件包括源端S201、栅端S202、漏端S203、第一体引出端S204和第二体引出端S205以及第一延伸区域S206和第二延伸区域S207，其中，所述栅端S202除了与源漏区直接相邻的基本栅端SO以外，还包括与体引出端相邻的第一额外栅端SI和第二额外栅端S2 ;在该器件中，源端S201、漏端S203和基本栅端SO之间存在PN结电容CO，和与第一额外栅端SI和第二额外栅端S2之间存在第一额外栅电容Cl和第二额外栅电容C2。
[0026]而目前的BSIMS0I模型中未考虑第一额外栅电容Cl和第二额外栅电容C2，而只考虑了源端S201、漏端S203和基本栅端SO之间存在PN结电容CO。
[0027]为此，本发明的实施例中一种考虑额外栅电容影响的BTS栅SOI器件建模方法。
[0028]首先，提取所述MOS器件的模型参数，包括直流参数和交流参数；这一部采用的是业界标准的方法对器件参数进行提取，在此不再赘述。
[0029]接下来，在步骤S102中计算额外栅电容，具体的，计算额外栅电容的面积，即图2中的S2+S1 ;具体的，根据步骤SlOl中所提取大面积MOS管的交流参数，获得该MOS管的电容，根据大面积MOS管的电容获取单位面积栅氧电容。
[0030]最后，在步骤S103中，以提取的MOS器件模型为基础，采用子电路模型，在栅和体之间加上额外的栅电容，生成最终模型。
[0031]在本实施例中，建模所需的代码如下:
[0032].subckt nch dgsepw = I e~61 = I e~6as = 18e-7 1 ps='2^+0.96e~6/ psl = 0.96e_6 ad = ' w*4.8e_7, pd = ' 2^+0.96e~6/ pdl=0.96e_6GA = ' GA = ' L*0.4e-6/ dtemp = Ocount = I
[0033]其中，GA为额外的栅面积，即图1的S1+S2 ；
[0034]ml dgsep nmos w = w 1 = 1 as = as ps = ps ad = ad pd = pd dtemp = dtempm = count
[0035]其中，nmos为MOS管模型名；
[0036]Cggp1 GA*8E_31
[0037]其中，栅和体之间加上电容，GA为面积，8E-3为单位面积电容；
[0038]…
[0039]…
[0040].ends nch
[0041]此过程可以通过商用软件例如安捷伦的MBP(Model Builder Programmer)来实施。可以针对某种特定的BTS型栅SOI工艺，分别提取MOS器件模型和额外栅电容的参数。从而可以对该种工艺中的BTS型栅SOI MOS器件进行准确的建模。
[0042]利用环振对此模型进行了验证，101级8分频环振的测试周期为58ns，采用标准方法提取的模型的仿真结果为49ns，采用我们提出的模型的仿真结果为54ns，可以看出我们的提出的模型与测试结果符合很好，与标准方法提取的模型相比有很大的提高。
[0043]上述实施例 为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
【权利要求】
1.一种SOI MOS器件的建模方法，其中该SOI MOS器件为BTS型栅SOI MOS器件，该方法包括: a.提取所述MOS器件的模型参数，包括直流参数和交流参数； b.计算额外栅电容； c.以提取的MOS器件模型为基础，采用子电路模型，在栅和体之间加上额外栅电容，生成最终模型。
2.根据权利要求1所述的方法，其中MOS器件模型为BSIMS0I模型。
3.根据权利要求1所述的方法，其中额外栅电容包括第一额外栅电容(Cl)和第二额外栅电容(C2)两部分。
4.根据权利要求1所述的方法，其中计算额外栅电容的方法是: 根据步骤a中所提取大面积MOS管的交流参数，获得该MOS管的电容，根据大面积MOS管的电容获取单位面积栅氧电容。
5.根据权利要求1所述的方法，其中所述BTS型栅SOMOS器件包括源端(S201)、栅端(S202)、漏端(S203)、第一体引出端(S204)和第二体引出端(S205)以及第一延伸区域(S206)和第二延伸区域(S207)，其中，所述栅端(S202)除了与源漏区直接相邻的基本栅端(SO)以外，还包括与体引出端相邻的第一额外栅端(SI)和第二额外栅端(S2)。
6.根据权利要求5所述的方法，其中；源端(S201)、漏端(S203)和基本栅端(SO)之间存在PN结电容(CO)，以及与第一额外栅端(SI)和第二额外栅端(S2)之间存在第一额外栅电容(Cl)和第二额外栅电容(C2)。
【文档编号】G06F17/50GK103955574SQ201410167764
【公开日】2014年7月30日 申请日期:2014年4月24日 优先权日:2014年4月24日
【发明者】卜建辉, 罗家俊, 韩郑生 申请人:中国科学院微电子研究所