一种环形栅半导体功率器件和制备方法
【技术领域】
[0001]本发明涉及功率器件技术领域，尤其涉及一种环形栅半导体功率器件和制备方法。
【背景技术】
[0002]功率LDMOS器件工艺相对简单，生产成本较低，工作频率较高，非常适合中等功率器件应用的场合，为了进一步提高器件性能，业内提出了 Trench LDMOS器件结构，有效的提高了半导体功率器件性能。传统Trench LDMOS器件是在漂移区中部插入一层深的氧Trench层，可以有效的减小漂移区长度，降低器件导通电阻，但是器件处于关态时，电场大部分都聚集于器件表面，体内电场较小，器件容易在表面提前击穿，限制了击穿电压的进一步提高，本发明在此结构的基础上进行了优化设计，进一步提高了器件性能。
【发明内容】
[0003]本发明的目的在于提出了一种环形栅半导体功率器件和制备方法，在传统的Trench LDMOS的N型漂移区插入一层N型重掺杂多晶硅使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
[0004]为达此目的，本发明采用以下技术方案:
[0005]—方面，本方案提出一种环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极。
[0006]其中，所述场板为N型重掺杂多晶硅。
[0007]其中，所述两层栅氧层呈U形，对称分布在所述场板的两侧，且所述两层栅氧层的厚度相同。
[0008]其中，所述源极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别同时连接P+N+高低结，两个所述P +N+高低结的下表面分别设置有相对所述场板对称设置的P阱区，所述P阱区与所述N型漂移区键合。
[0009]其中，所述漏极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别连接相对所述场板对称设置的N+型掺杂区，所述N +型掺杂区与所述N型漂移区键合。
[0010]其中，还包括P型衬底和埋氧层，所述埋氧层与所述下漂移区键合，所述P型衬底和所述埋氧层键合。
[0011 ] 其中，所述N型漂移区的环形槽内设置有Trench层。
[0012]另一方面，本方案提出一种环形栅半导体功率器件的制备方法，包括如下步骤:
[0013]在厚膜SOI衬底上进行刻蚀，形成U形的硅窗口 ；
[0014]对所述硅窗口的U形槽内侧表面进行氧化形成U形的S1Jl ;
[0015]在所述U形的S1Jl内沉积一层横向的重掺杂多晶硅；
[0016]在所述重掺杂多晶娃上表面沉积S12层，所述S1 2层和所述U形的S1 2层形成封闭的环形，将所述重掺杂多晶硅包围在内部，所述环形和所述SOI衬底在同一水平高度；
[0017]将所述SOI衬底与一块单晶硅片键合；
[0018]对所述单晶硅片进行硅刻蚀，形成两个硅窗口 ；
[0019]在所述硅窗口中沉积S12,对所述S12进行刻蚀，形成两个S1 2窗口 ；
[0020]在所述3102窗口沉积纵向的重掺杂多晶硅，所述横向的重掺杂多晶硅和所述纵向的重掺杂多晶硅键合形成U形重掺杂多晶硅的场板，所述场板将所述Si(V& 口分隔成两层栅氧层；
[0021]对所述场板内侧的单晶娃片进行娃刻蚀，形成Trench层窗口 ；
[0022]在所述Trench层窗口沉积S12,形成Trench氧化层，所述场板内侧的单晶娃形成上漂移区，所述场板外侧的单晶硅形成下漂移区；
[0023]在所述上漂移和下漂移区的一端分别形成P阱区，在所述P阱区的上端面分别形成P+N+高低结，在所述上漂移区和下漂移区的另一端分别形成N+型掺杂区；
[0024]在所述场板靠近源极的一端形成栅极的金属电极，在所述P+N+高低结上形成源极的金属电极，在所述N+区上形成漏极的金属电极。
[0025]其中，所述场板为浓度为1is?10 19Cm 3的N型多晶硅。
[0026]其中，所述两层栅氧层的厚度均为50?80nm。
[0027]本发明提供的技术方案带来的有益效果:
[0028]本发明的环形栅半导体功率器件和制备方法，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极；在传统的Trench LDMOS的N型漂移区插入一层N型重掺杂多晶硅，使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
【附图说明】
[0029]图1是本发明提供的环形栅半导体功率器件的结构示意图。
[0030]图2是本发明提供的环形栅半导体功率器件当KO时的电荷布局图。
[0031]图3A是本发明提供的环形栅半导体功率器件的制备方法步骤SI的结构示意图。
[0032]图3B是本发明提供的环形栅半导体功率器件的制备方法步骤S2的结构示意图。
[0033]图3C本发明提供的环形栅半导体功率器件的制备方法步骤S3的结构示意图。
[0034]图3D本发明提供的环形栅半导体功率器件的制备方法步骤S4的结构示意图。
[0035]图3E本发明提供的环形栅半导体功率器件的制备方法步骤S5的结构示意图。
[0036]图3F本发明提供的环形栅半导体功率器件的制备方法步骤S6的结构示意图。
[0037]图3G本发明提供的环形栅半导体功率器件的制备方法步骤S7-S8的结构示意图。
[0038]图3H本发明提供的环形栅半导体功率器件的制备方法步骤S9-S10的结构示意图。
[0039]图31本发明提供的环形栅半导体功率器件的制备方法步骤Sll的结构示意图。
[0040]图3J是本发明提供的环形栅半导体功率器件的制备方法步骤S12的结构示意图。
【具体实施方式】
[0041]下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。
[0042]实施例一
[0043]参见图1和图2，图1和图2是本发明提供的环形栅半导体功率器件的结构示意图和当UGS〈0时的电荷布局图。
[0044]在该实施例中，环形栅半导体功率器件包括源极1，漏极2和U形的N型漂移区3，其特征在于，所述N型漂移区连接所述源极I和漏极2，所述N型漂移区内插入了一层U形场板4，所述场板4将所述源极1、漏极2和N型漂移区3分隔成上漂移区和下漂移区，所述场板4与所述上漂移区和下漂移区之间设置有两层栅氧层5，所述场板4靠近源极I的一端连接栅极11。
[0045]所述场板4为N型重掺杂多晶硅。
[0046]在传统的Trench LDMOS器件的N型漂移区3插入一层N型重掺杂多晶硅的环形场板4，该场板4的两端同时穿过器件的源极I和漏极2分别与从栅极11的电极引出的两个端子连接，在该场板的环形槽内和环形槽外形成两个相同的导通沟道，在该场板4的两侧填充有绝缘的栅氧层5，将两个导通沟道隔离开来，将器件变成了双沟道双导通器件。
[0047]该场板4采用N型重掺杂多晶硅，增强栅极的导电性能，当UtisX)时，双沟道和双通道大大增加了漂移区的电流，当栅压增加时，会在栅氧层5表面即N型漂移区3靠近场板4的一侧形成电子积累层，从而形成低阻的电流通道，提高漂移区电流，降低器件的导通电阻，其中重掺杂的N型多晶硅浓度大约为1is?10 19Cm 3，位于场板4内侧的上漂移区平行于衬底部分的厚度约为1.5?1.7 μ m。
[0048]当UGS<0时，源极I和栅极11之间接入反向电压，N型重掺杂多晶硅的场板4中感应出大量的负电荷并沿场板均匀分布，N型漂移区3靠近场板4的一侧感应出大量的正电荷沿其边缘均匀分布，该正电荷为不活跃的带正电的原子，N型漂移区3不能形成导电沟道，Ues持续减小时，上漂移区和下漂移区全耗尽后会在N型漂移区3靠近场板4的一侧，即栅氧层5表面留下了大量的正电荷，而N型重掺杂的多晶硅中分布着大量的电子，根据高斯定理，栅氧层5的电场会大大提高，从而提高漂移区电场，增加器件的击穿电压。
[0049]在场板4与N型漂移区3之间起隔离作用的两层栅氧层5呈U形，对称分布在所述场板4的两侧，且所述两层栅氧层5的厚度相同，该栅氧层5为厚度50?SOnm的薄S12层。
[0050]所述源极I的电极包括两个相对所述场板4对称设置的端子，两个所述端子分别同时连接P+N+高低结8，两个所述P +N+高低结8的下表面分别设置有相对所述场