专利名称：垂直非对称环栅mosfet器件的结构及其制造方法
技术领域：
本发明涉及的是一种半导体器件，本发明也涉及一种半导体器件的形成方法。具体的说是一种垂直非对称环栅MOSFET器件的结构及其制造方法。
背景技术：
近年来，随着半导体行业的飞速发展，集成电路已发展到甚大规模集成电路(ULSI)阶段。器件的尺寸也随之减小到纳米级，这为开发新器件结构和制作工艺提出了很大的挑战。过去几十年中，MOSFET器件的尺寸一直在不断的减小，而如今MOSFET器件的有效沟道长度已经小于10纳米。为了不断提高电流的驱动能力和更好的抑制短沟道效应，MOSFET器件已经从传统的单栅平面器件发展到多栅三维器件。在所有多栅器件中，环栅(Gate-All-Around, GAA)器件相较于其它多栅器件对短沟道效应的抑制作用最好，而环栅 器件中，横截面为圆形的器件性能最优越。纳米级电子器件的发展为集成电路的设计带来了很高的复杂度，和复杂的光刻系统与昂贵的成本。随着器件的特征尺寸不断减小，传统MOSFET器件的制作工艺也受到限制，因此研究出了垂直结构的MOSFET器件来替代传统器件。此器件中电流方向从漏极垂直地流向源极。它不仅简化了定义沟道区的光刻技术，同时也保持了与标准工艺的兼容性。更重要的是，由于有源区位于硅体的侧面，它比平面器件更容易形成双栅或环栅结构。因此可以抑制短沟道效应，增强电流驱动力。然而当沟道长度减小到50纳米以下时，垂直结构的MOSFET器件会面临一个严峻的问题为了抑制短沟道效应，沟道掺杂浓度必须很高(可达7.0X1018cm_3)，这会导致很大的结漏电流，降低沟道载流子迁移率。在采用传统对称LDD (Lightly Doped Drain)结构后，虽然沟道掺杂浓度可降低至3. 5X 1018cm_3，但这在沟道长度小于50纳米的器件中仍然不可以被接受。为了解决这些问题，提出了非对称LDD垂直结构的MOSFET器件。非对称LDD结构与对称LDD结构相比具有可以减小截止漏电流，降低漏结附近电场，抑制短沟道效应和减小源端串联电阻等优点。在制作工艺上与平面CMOS工艺相兼容，易于实现。为了解决器件尺寸缩小所带来的问题，研究出了渐变沟道掺杂的MOSFET器件。通过沟道区掺杂浓度的渐进变化，提高了源端切线电场强度，因此获得了很高的载流子速率，抑制了短沟道效应。但是在传统的平面MOSFET器件中，为了获得非对称的沟道掺杂，必须使用大角度注入(large-angle-tilt implant)和复杂的光刻工艺。因此研究出了渐变沟道掺杂的垂直结构的MOSFET器件，不仅在制作工艺上可以与传统CMOS制作工艺相兼容，而且有很好的抑制短沟道效应能力。现如今已提出的纳米级器件结构有很多，与本发明类似的器件有垂直非对称双栅MOSFET器件和垂直环栅MOSFET器件。与本发明提出的器件结构相比，以上两种器件分别具有栅控能力不足和漏电流过大的缺点。
发明内容
本发明的目的在于提供一种有效抑制短沟道效应的作用的垂直非对称环栅MOSFET结构。本发明的目的还在于提供一种可以简化工艺流程，灵活控制栅长和硅体区厚度的垂直非对称环栅MOSFET的制造方法。本发明的目的是这样实现的垂直非对称环栅MOSFET器件的结构为包括底层η型硅晶圆衬底101，漏区111位于器件的最低端；在η型硅晶圆衬底101上外延生长漏扩展区106，沟道区107，和源区108，栅氧化层109包围整个沟道区107，在栅氧化层109上淀积多晶硅栅110。所述漏扩展区106为η-掺杂；所述沟道区107为ρ型掺杂；所述源区108、漏区111为η+掺杂，掺杂浓度为lX1018 lX1019cm_3。所述沟道区107沟道长度为10 20nm。所述沟道区107成圆柱体，所述多晶硅栅110和栅氧化层109成圆环状。
垂直非对称环栅MOSFET器件的制作方法包括以下步骤步骤I、制备晶向为〈100〉的η型硅晶圆衬底101 ；步骤2、在η型硅晶圆衬底101上依次淀积一层SiO2层102，SiGe层103，和SiO2层 104 ；步骤3、光刻淀积生长的SiO2层102，SiGe层103，和SiO2层104，使中间部分的SiO2层102，SiGe层103和SiO2层104全部被刻蚀掉，形成窗口，以光刻胶为掩蔽层，对器件进行离子注入形成漏区111，离子注入后快速热退火激活杂质；步骤4、在η型硅晶圆衬底101上外延生长外延硅层105，同时在外延生长中进行η-扩散掺杂；步骤5、以SiO2层104为停止层，对外延硅层105进行化学机械抛光；步骤6、对器件首先进行低能离子注入，形成ρ型体区；然后进行高能离子注入，形成η+型源区，离子注入后进行快速热退火激活杂质；步骤7、离子注入后在硅外延层区域从上到下依次形成源区108，沟道区107和漏扩展区106，利用SiGe和SiO2在腐蚀剂中的选择比不同，进行选择性腐蚀，然后在被腐蚀的区域上热氧化生长一层SiO2，作为栅氧化层109 ；步骤8、对未被腐蚀的SiO2层进行刻蚀，然后在栅氧化层外部淀积一层多晶硅栅110，并对多晶硅栅110进行η+型掺杂注入，快速退火激活杂质。本发明的方法的主要特点如下I)采用环栅结构，栅极包围整个沟道区；2)采用垂直沟道结构，通过改变SiGe层的厚度灵活控制栅长；3)采用非对称LDD结构，降低漏结附近电场；4)采用后栅工艺，先进行自对准掺杂形成源区、沟道区和漏区，然后制作栅电极。由于形成源区、沟道区和漏区需要一系列的高温处理步骤，诸如离子注入及退火，因此后栅工艺中栅氧避免了受到温度等外界因素的影响，使器件性能更优越；5)通过易于控制的腐蚀工艺，灵活控制硅体区厚度，使之易达到全耗尽，增强栅控能力。
图I本发明公开的一种垂直非对称环栅MOSFET器件的剖面示意图；图2制备硅晶圆的示意图；图3是图2结构依次淀积一层SiO2, SiGejP SiO2后的截面图4是图3结构经过刻蚀和离子注入的示意图；图5是图4结构经过外延硅材料和η-掺杂后的截面图；图6是图5结构经过化学机械抛光后的截面图；图7是图6结构进行高低能离子注入的示意图；图8是图7结构中SiO2和SiGe层经过选择性腐蚀和热生长SiO2后的截面图；图9是图8结构刻蚀未被腐蚀的SiO2和多晶硅淀积热生长的SiO2后的截面图。
具体实施例方式下面结合附图举例对本发明做详细的描述具体实施例一结合图2。所示制备晶向为〈100〉的η型硅晶圆衬底101，厚度为lOOnm。结合图3。在η型硅晶圆101上，顺次淀积SiO2层102，SiGe层103和SiO2层104。其中SiO2层102，SiGe层103和SiO2层104的厚度均为20 50nm。结合图4。对图3结构进行光刻，使中间部分的SiO2层102，SiGe层103和SiO2层104全部被刻蚀掉,形成窗口。然后以光刻胶作为掺杂掩蔽层,对娃材料进行η型掺杂注入，快速热退火(RTA)激活杂质，形成漏区111。结合图5。在硅材料上外延硅层105，外延硅层105的厚度为200 300nm，同时在外延生长中进行η-扩散掺杂，形成漏扩展区LDD。结合图6。以SiO2层104为停止层，对外延硅层105进行化学机械抛光(CMP)。结合图7。以SiO2层104为掩蔽层，首先进行低能硼离子注入，形成P型沟道区；然后进行高能砷离子注入，形成η+源区。然后进行快速热退火激活杂质。结合图8。离子注入后在硅外延层区域从上到下依次形成源区108，沟道区107和漏扩展区106。其中，源区108和漏区111的掺杂类型与浓度相同，均为η+掺杂，浓度为
IX IO18 I X IO19CnT3 ;漏扩展区106为η-掺杂；沟道区107为ρ型掺杂。由于在某种腐蚀剂中，SiGe的腐蚀速率远高于SiO2的腐蚀速率，因此利用SiO2和SiGe在这种腐蚀剂中的选择比不同，对SiO2层102，SiGe层103和SiO2层104进行选择性腐蚀，并在腐蚀掉的SiGe层103处热氧化生长薄SiO2层109，作为栅氧化层。结合图9。刻蚀掉SiO2层102和SiO2层104，在栅氧化层109外侧淀积一层多晶硅材料110，作为栅材料。对多晶硅材料进行η+型掺杂注入，快速退火激活杂质。实施例一的优点在于1)采用环栅结构，栅极的有效数量最多，因此栅极对沟道的电学控制力最强，可以最大程度的降低短沟道效应；2)采用垂直沟道结构，无需借助复杂的光刻手段来定义沟道长度，不受光刻精度的限制，且工作原理及特性和平面器件几乎相同；3)采用非对称LDD结构，与对称LDD结构相比具有可以减小截止漏电流，降低漏结附近电场，抑制短沟道效应和减小源端串联电阻等优点。在制作工艺上与平面CMOS工艺相兼容，易于实现；4)采用后栅工艺，先进行自对准掺杂形成源区、沟道区和漏区，然后制作栅电极。由于形成源区、沟道区和漏区需要一系列的高温处理步骤，诸如离子注入及退火，因此后栅工艺中栅氧避免了受到温度等外界因素的影响，使器件性能更优越；5)通过易于控制的腐蚀工艺，灵活控制硅体区厚度，实际制作过程中尽量使牺牲氧化层达到过腐蚀状态，使沟道区易达到全耗尽，增强栅控能力。
具体实施例二 其他所述步骤同具体实施例一。结合图7。以SiO2层104为掩蔽层，首先进行低能离子注入，注入能量为20keV，剂量为5 X IO13CnT2的硼离子，以形成渐变沟道；然后进行高能离子注入，注入能量为20keV，剂量为2X IO15CnT2的砷离子，以形成源区。然后进行快速热退火激活杂质。渐变沟道区107的掺杂浓度从源端到漏端逐渐降低，为2X IO18 8X 1017cm_3。实施例二具备了实施例一所有的优点，并且沟道区掺杂浓度渐进变化，提高了源端切线电场强度，因此获得了很高的载流子速率，抑制了短沟道效应。以上所述的两个具体实施例，对本发明的目的、技术方案和有益效果经行了进一步详细说明，应注意到的是，以上所述仅为本发明的具体实施例，并不限制本发明，凡在本 发明的精神和原则之内，所做的调制和优化，均应包含在本发明的保护范围之内。
权利要求
1.垂直非对称环栅MOSFET器件的结构为包括底层η型硅晶圆衬底(101)，漏区(111)位于器件的最低端；其特征是在η型硅晶圆衬底(101)上外延生长漏扩展区(106)，沟道区(107)，和源区(108)，栅氧化层(109)包围整个沟道区(107)，在栅氧化层(109)上淀积多晶硅栅(110)。
2.根据权利要求I所述的制作垂直非对称环栅MOSFET器件的方法，其特征在于，所述漏扩展区(106)为η-掺杂；所述沟道区(107)为P型掺杂；所述源区(108)、漏区(111)为η+掺杂，掺杂浓度为I X IO18 I X IO1W30
3.根据权利要求I所述的制作垂直非对称环栅MOSFET器件的方法，其特征在于，所述沟道区(107)沟道长度为10 20nm。
4.根据权利要求I所述的制作垂直非对称环栅MOSFET器件的方法，其特征在于，所述沟道区(107)成圆柱体，所述多晶硅栅(110)和栅氧化层(109)成圆环状。
5.垂直非对称环栅MOSFET器件的制作方法，其特征在于包括以下步骤 步骤I、制备晶向为〈100〉的η型娃晶圆衬底(101)； 步骤2、在η型硅晶圆衬底(101)上依次淀积一层SiO2层(102)，SiGe层(103)，和SiO2层(104)； 步骤3、光刻淀积生长的SiO2层(102)，SiGe层(103)，和SiO2层(104)，使中间部分的SiO2层(102)，SiGe层(103)和SiO2层(104)全部被刻蚀掉，形成窗口，以光刻胶为掩蔽层，对器件进行离子注入形成漏区(111)，离子注入后快速热退火激活杂质； 步骤4、在η型硅晶圆衬底(101)上外延生长外延硅层(105)，同时在外延生长中进行η-扩散掺杂； 步骤5、以SiO2层(104)为停止层，对外延硅层(105)进行化学机械抛光； 步骤6、对器件首先进行低能离子注入，形成P型体区；然后进行高能离子注入，形成η+型源区，离子注入后进行快速热退火激活杂质； 步骤7、离子注入后在硅外延层区域从上到下依次形成源区(108)，沟道区(107)和漏扩展区(106)，利用SiGe和SiO2在腐蚀剂中的选择比不同，进行选择性腐蚀，然后在被腐蚀的区域上热氧化生长一层SiO2，作为栅氧化层(109)； 步骤8、对未被腐蚀的SiO2层进行刻蚀，然后在栅氧化层(109)外部淀积一层多晶硅栅(110)，并对多晶硅栅(110)进行η+型掺杂注入，快速退火激活杂质。
全文摘要
本发明提供的是一种垂直非对称环栅MOSFET器件的结构及其制造方法。包括底层n型硅晶圆衬底101，漏区111位于器件的最低端；在衬底101上外延生长漏扩展区106，沟道区107，和源区108，栅氧化层109包围整个沟道区107，在栅氧化层109上淀积多晶硅栅110。本发明本提供一种有效抑制短沟道效应的作用的垂直非对称环栅MOSFET结构，还提供一种可以简化工艺流程，灵活控制栅长和硅体区厚度的垂直非对称环栅MOSFET的制造方法。
文档编号H01L29/423GK102931237SQ20121038116
公开日2013年2月13日 申请日期2012年10月10日 优先权日2012年10月10日
发明者王颖, 单婵, 曹菲, 邵雷 申请人:哈尔滨工程大学