输出位信息的读写与时序控制器的制作方法

专利名称：输出位信息的读写与时序控制器的制作方法
技术领域：
本实用新型涉及一种输出位信息的读写与时序控制器，尤其涉及一种基于FPGA并行操作电路硬连接的PLC输出位信息读写操作控制电路及其时序控制。
背景技术：
PLC输出端口的控制主要采用输出锁存器的输出端与输出驱动电路连接，输出锁存器的输入端与输出映像存储器的输出端连接，在PLC输出刷新过程中将输出映像存储器的每个位单元的内容传输给输出锁存器相对应的位单元中；PLC在用户程序执行过程中对输出映像存储器进行读和写操作，对于高速输出指令的执行是直接将输出信息传输给输出锁存器，并对输出映像存储器相对应的位单元内容进行刷新；在应用ARM微处理器作为PLC控制核心的系统中，由于ARM没有专门的位处理指令，在执行输出位信息的指令时，需要将执行结果的位信息状态通过移位方式存入输出指令指定的寄存器中，并将该寄存器的16·位或32位其它位清0，再和从输出映像存储器读出16位或32位输出信息进行或运算，或运算结果写入输出映像存储器；在PLC逻辑运算指令中，如果某个输出软元件为操作数，需要从输出映像存储器读出16位或32位输出信息，通过移位方式获得该输出软元件位信息参与逻辑运算；高速输出位信息指令的执行也与普通的输出位信息指令执行过程基本相同，只是运算结果还需要写入输出锁存器；这样，在PLC执行输出位信息指令，高速输出位信息指令和PLC逻辑运算指令某个输出软元件为操作数的情况下，应用ARM微处理器作为PLC控制核心的系统中，PLC其处理过程需要执行多条ARM指令，对PLC执行用户程序的速度产生影响，不利于提高PLC执行用户程序的速度。
发明内容本实用新型的目的在于提供一种能够自主完成命令所要求功能的PLC输出位信息的读写与时序控制器，实现与PLC执行用户程序指令的并行操作；实现输出位信息功能时，只需要控制器内部时序2个脉冲控制，第一个脉冲写入PLC输出位信息的命令，第二个脉冲写入位信息，其控制器将在脉冲的作用下独立完成位信息的写入操作；需读取PLC输出位信息时，同样只需2个脉冲控制,第一个脉冲写入读取PLC输出位信息的命令,第二个脉冲即可读出位信息传输到PLC系统数据总线的DO位；充分利用了 FPGA并行操作的功能，减少PLC系统对输出位信息读写的数据处理的程序操作，进而提高PLC执行用户程序的速度。解决上述技术问题的技术方案是一种输出位信息的读写与时序控制器，包括PLC输出端口与输出锁存器，PLC输出映像存储器，地址命令写入模块，写入位信息存储模块，高速输出位信息控制器和位信息读写控制模块和脉冲分配器；所述PLC输出端口与输出锁存器与PLC输出映像存储器，地址命令写入模块，高速输出位信息控制器连接；所述PLC输出端口与输出锁存器用于锁存PLC输出信息，驱动PLC外部负载；[0006]所述PLC输出映像存储器与PLC输出端口与输出锁存器，地址命令写入模块，高速输出位信息控制器和位信息读写控制模块连接；所述PLC输出映像存储器用于存储执行输出位信息命令和高速输出位信息命令的结果；所述地址命令写入模块与PLC输出端口与输出锁存器，PLC输出映像存储器，写入位信息存储模块，高速输出位信息控制器，位信息读写控制模块和脉冲分配器连接；如果PLC系统的模块地址总线的地址值是本实用新型的输出位信息的读写与时序控制器的地址值，所述地址命令写入模块在PLC系统WR信号的作用下，存储命令字经译码输出命令信号，存储输出Y元件的编号并予以输出，向写入位信息存储模块发出存储PLC系统数据总线的DO位信息的信号；所述写入位信息存储模块与地址命令写入模块，高速输出位信息控制器，位信息读写控制模块和脉冲分配器连接；所述写入位信息存储模块用于存储执行输出位信息和高速输出位信息命令需要输出的位信息，发出脉冲分配器的启动信号，位信息读写控制模块的写入位信息信号； 所述高速输出位信息控制器与PLC输出端口与输出锁存器，PLC输出映像存储器，地址命令写入模块，写入位信息存储模块和脉冲分配器连接；所述高速输出位信息控制器执行输出刷新命令对PLC输出端口与输出锁存器的低8位数据进行刷新；执行高速输出位信息命令时，将高速输出位信息传输到PLC输出端口与输出锁存器锁存；所述位信息读写控制模块与PLC输出映像存储器，地址命令写入模块，写入位信息存储模块和脉冲分配器连接；所述位信息读写控制模块执行位信息读取命令时，在PLC系统RD信号的作用下，读出Y编号低二位信息作为地址选中的位信息传输到PLC数据总线的DO ;执行输出位信息和高速输出位信息命令时,在脉冲分配器输出的脉冲①和脉冲②的作用下，输出的位信息与PLC输出映像存储器输出的4位数据组成新的4位数据传输到PLC输出映像存储器由Y编号高四位所指定的存储单元中；所述脉冲分配器与地址命令写入模块，写入位信息存储模块和高速输出位信息控制器，位信息读写控制模块连接；脉冲分配器作为输出位信息的读写与时序控制器的内部时序控制模块，用于执行输出刷新、输出位信息命令和高速输出位信息命令的时序控制；脉冲分配器被启动之后，间隔半个PLC时钟之后按照顺序发出4个下降沿脉冲，脉冲分配器输出的4个下降沿脉冲的编号分别为脉冲①，脉冲②，脉冲③，脉冲④；每个PLC系统时钟发出2个脉冲，相邻的2个脉冲是在第2个脉冲可靠的由“I” 一 “0”，第I个脉冲再从“O”一 “I”;脉冲④对脉冲分配器和地址命令写入模块实施复位操作；如果脉冲分配器在工作时，又一次接收到启动脉冲信号，间隔半个PLC时钟之后再次按照顺序发出4个下降沿脉冲。其进一步技术方案是所述PLC输出端口与输出锁存器包括PLC输出端口、PLC输出驱动电路、FPGA输出端口和PLC输出锁存器；PLC输出端口与PLC外部负载和PLC输出驱动电路的输出端连接；PLC输出驱动电路的输出端与PLC输出端口连接，输入端与FPGA输出端口连接；FPGA输出端口与PLC输出驱动电路的输入端，PLC输出锁存器的输出端连接；PLC输出锁存器的输出端与FPGA输出端口连接，PLC输出锁存器的高56位数据输入端与PLC输出映像存储器连接，低8位数据输入端与高速输出位信息控制器连接；高56位数据刷新信号输入端与地址命令写入模块连接；低8位数据刷新输入端与高速输出位信息控制器连接；模块复位命令输入端与地址命令写入模块连接；上述PLC输出锁存器在输出刷新命令的作用下分别将高56位和低8位数据予以存储，并将64位数据通过FPGA输出端口、PLC输出驱动电路和PLC输出端口输出驱动PLC外部负载。其进一步技术方案是所述PLC输出映像存储器包括η入4位出存储器，4入η位出存储器，一个是用于存储输入的η位数据和输出4位数据的η入4位出存储器，一个是用于存储输入的4位数据和输出η位数据的4入η位出存储器；η入4位出存储器的4位数据输出端和η位数据写入脉冲输入端与位信息读写控制模块连接；Υ编号高四位输入端和模块复位命令输入端与地址命令写入模块连接；η位数据输入端与4入η位出存储器的η位数据输出端连接；4入η位出存储器的η位数据输出端和η入4位出存储器的η位数据输入端连接；4位数据输入端和4位数据写入脉冲输入端与位信息读写控制模块连接；￥编号高四位输入端和模块复位命令输入端与地址命令写入模块连接； 所述PLC输出映像存储器的4入η位出存储器输出的η位数据分为高η — 8位数据和低8位数据；高η — 8位数据输出端与PLC输出端口与输出锁存器的PLC输出锁存器的高η — 8位数据输入端连接；低8位数据输出端与高速输出位信息控制器连接；所述PLC输出映像存储器在η位数据写入脉冲的作用下，将4入η位出存储器输出的η位数据存储在4入η位出存储器中，4入η位出存储器和η入4位出存储器存储相同的η位数据；所述PLC输出映像存储器在4位数据写入脉冲的作用下，将4入η位出存储器的4位数据输入端的4位数据存储在Y编号高四位指定的存储单元中；所述PLC输出映像存储器的η入4位出存储器将Y编号高四位指定的存储单元中的4位数据输出；所述PLC输出映像存储器的η入4位出存储器和4入η位出存储器在模块复位命令输入端的模块复位信号的作用下，将η位存储单元的信息全部复位为“0”，所述η为32、64 或 128。其进一步技术方案是所述地址命令写入模块包括模块地址识别，+1计数器，命令寄存器，操作特征译码模块，非门，与门II，或门I，与门I和与门III;模块地址识别的模块地址输入端与PLC系统的模块地址总线连接，如果PLC系统的模块地址总线的地址值是本模块的地址值，模块地址识别输出的CS信号为“0”，否则为“ I”;模块地址识别输出的CS信号与命令寄存器使能端，+1计数器的使能端，非门的输入端连接；+1计数器的复位输入端和非门的输出端连接，使能端与模块地址识别输出的CS信号连接，计数端与PLC系统的WR脉冲信号连接，CS信号为“0”，复位输入端为“ I ”，在WR脉冲信号作用下，+1计数器进行+1操作，第一个+1操作输出WR1，其值从“I”一“O”;第二个WR计数脉冲使得WRl从“O” 一 “ I ” ；WR2从“I” 一 “O” ；如果CS信号为“ I ”，复位输入端为“0”，+1计数器被复位，WRl和WR2均为“ I ”状态；+1计数器WRl脉冲输出端与命令寄存器的写入信号输入端连接，WR2脉冲输出端与写入位信息存储模块连接；命令寄存器的使能端与模块地址识别输出端CS信号连接；复位端和与门I输出端连接；命令信息和6位Y编号信息的输入端与PLC系统数据总线连接；命令信息输出端与操作特征译码模块的命令信息输入端连接；写入脉冲输入端与+1计数器的WRl脉冲输出端连接；与门I输出端为“1”，在+1计数器的WRl脉冲输出端从“I”一 “O”信号的作用下，将PLC系统数据总线的命令信息和6位Y编号信息存储在命令寄存器；与门I输出端为“O”，则复位命令寄存器，命令寄存器被复位时，命令信息输出端为“000”;6位Y编号输出端与高速输出位信息控制器、位信息读写控制模块、PLC输出映像存储器连接；操作特征译码模块的命令信息输入端与命令寄存器的命令信息输出端连接，获得命令编码信息；模块复位命令输出端和与门III的一个输入端、与门II的一个输入端连接；输出的5个命令输出端分别与PLC输出端口与输出锁存器，PLC输出映像存储器，位信息读写控制模块，高速输出位信息控制器，写入位信息存储模块连接；命令寄存器被复位输出为“000”，则操作特征译码模块的5个命令输出端所有的信号为“I” ;命令寄存器输 出为有效地命令信息，则操作特征译码模块的5个命令输出端中有一个命令输出端为“0”，其它4个命令输出立而为“ I ” ;非门输入端与模块地址识别输出的CS信号连接，输出端与+1计数器的复位端连接，CS信号为“I”复位+1计数器；非门输出端和或门I的一个输入端连接，非门输出为“O “作为复位命令寄存器的条件之一；与门II的一个输入端与位信息读取命令输出端连接,一个输入端与模块复位命令端连接；输出端和或门I的一个输入端连接，与门II输出为“O “作为复位命令寄存器的条件之一；或门I的一个输入端和非门的输出端连接；另一个输入端和与门II的输出端连接，输出端和与门I的一个输入端连接，或门I输出为“O “复位命令寄存器；与门I的一个输入端和或门I输出端连接，另一个输入端与脉冲分配器的脉冲4输出端连接，与门I的输出端与命令寄存器的复位输入端连接，与门I输出为“O”复位命令寄存器；与门III的一个输入端与模块复位命令输出端连接,另一个输入端与PLC系统复位信号线连接，输出端作为模块复位命令输出端与PLC输出映像存储器，PLC输出端口与输出锁存器连接。其更进一步技术方案是所述写入位信息存储模块包括与门IV，或门II，D触发器和与门V ；与门IV的一个输入端与地址命令写入模块的操作特征译码模块的高速输出位信息命令输出端连接，一个输入端与地址命令写入模块的操作特征译码模块的输出位信息命令输出端连接，输出端和或门II的一个输入端连接，作为写入位信息信号输出端与位信息读写控制模块连接；或门II的一个输入端和与门IV的输出端连接，一个输入端与地址命令写入模块的+1计数器的WR2脉冲输出端连接；输出端与D触发器的写入控制信号端，与门V的一个输入端连接；D触发器的写入控制信号端和或门II的输出端连接，位信息输入端与PLC系统数据总线的DO连接；D触发器输出端与位信息读写控制模块，高速输出位信息控制器连接，D触发器在执行输出位信息命令和高速输出位信息命令的过程中存储和输出位信息；与门V的一个输入端和或门II的输出端连接；一个输入端与地址命令写入模块的输出刷新命令输出端连接；输出端与脉冲分配器的启动脉冲输入端连接，输出由“I”一 “O”启动脉冲分配器的工作。其更进一步技术方案是所述高速输出位信息控制器包括3-8译码器，非门组I，与门VI，或门III，三态门组I，三态门组II，或门IV，或门V，与门VII，与门VDI，二选一 8路选通器，D触发器组；3-8译码器的译码输入端与地址命令写入模块的6位Y编号输出端的低三位连接，获得PLC输出端口与输出锁存器的PLC输出锁存器的低8位数据位单元地址的编码值；使能输入端作为高速输出位信息命令输入端与地址命令写入模块的高速输出位信息命令输出端连接；3-8译码器的译码输出端和非门组I输入端，三态门组II的控制端连接；3-8译码器输出8路信息，使能端为“O”时，根据Y编号低三位的编码值，8路输出只有一路输出为“0”，其它7路输出为“I” ;使能端为“I”时，8路输出全部为“I” ；非门组I包括8个非门；非门组I的8个输入端与3-8译码器的译码输出端连接，8个输出端与三态门组I的控制端； 与门VI的2个输入端分别与脉冲分配器的脉冲①输出端和脉冲②输出端连接，输出端和或门III的一个输入端连接，在脉冲①或脉冲②信号为“O”时，与门VI输出为“O” ；或门III的一个输入端和与门VI输出端连接，另一个输入端与地址命令写入模块高速输出位信息命令输出端连接；输出端与三态门组II的使能端连接；三态门组I包括8个三态门；三态门组I的8个控制端与非门组I的输出端连接；三态门组I的8个输出端与PLC输出端口与输出锁存器的PLC输出锁存器的低8位数据输入端，三态门组II的8个输出端，二选一 8路选通器的一组输入端连接；三态门组I的8个信号输入端与D触发器组的8位数据输出端连接；3-8译码器使能端输入为“I”时，非门组I的输出全部为“0”，三态门组I的8个三态门全部导通，将D触发器组输出的8位数据传输给PLC输出锁存器的DO D7输入端；3-8译码器使能端输入为“O”时，按照3_8译码器的译码输出值，其中I个三态门输出为高阻状态，其它7个三态门导通，将D触发器组输出的7位数据传输给PLC输出锁存器的DO D7所对应的输入端；三态门组II包括8个三态门和使能控制电路，三态门组II的8个控制端与3-8译码器的译码输出端连接；8个信号输入端与写入位信息存储模块的位信息输出端连接，三态门组II的使能端和或门III的输出端连接；三态门组II的8个信号输出端与PLC输出端口与输出锁存器DO D7的低8位数据输入端,三态门组I的8个输出端,二选一 8路选通器的一组输入端连接；使能端输入为“I”时，三态门组II不被使能，三态门组II的8路输出全部为高阻状态，在脉冲①和脉冲②的作用下，使能端输入为“0”，按照3-8译码器的译码输出值，其中I个三态门导通，将写入位信息存储模块的D触发器输出的位信息传输给PLC输出端口与输出锁存器DO D7的低8位数据输入端相对应的输入端，其它7个三态门输出为高阻状态；或门IV的一个输入端与地址命令写入模块高速输出位信息命令输出端连接，一个输入端与脉冲分配器的脉冲②输出端连接，或门IV的输出端和与门νπ的一个输入端，与门VDI的一个输入端连接；或门V的一个输入端与地址命令写入模块输出刷新命令输出端连接，一个输入端与脉冲分配器的脉冲①输出端连接，或门V的输出端和与门νπ的一个输入端连接；[0046]与门νπ的一个输入端和或门IV的输出端连接，一个输入端和或门V的输出端连接，输出端作为低8位数据刷新输出端与PLC输出端口与输出锁存器的低8位数据刷新输入端连接；与门VDI的一个输入端与地址命令写入模块的输出刷新命令输出端连接，一个输入端和或门IV的输出端连接，输出端作为D触发器组写入控制信号与D触发器组连接；二选一 8路选通器的一组8位数据输入端与三态门组I的输出端，三态门组II的输出端连接，一组8位数据输入端与PLC输出映像存储器的4入η位出存储器的低8位数据输出端连接；选通控制输入端与地址命令写入模块的高速输出位信息命令输出端连接；执行高速输出位信息命令时，选通端为“O”, 二选一 8路选通器将PLC输出与输出锁存器的PLC输出锁存器的DO D7的低8位数据传输给D触发器组的8位数据输入端；否则，将PLC输出映像存储器的4入η位出存储器输出的低8位数据传输给D触发器组的8位数据输入端; D触发器组包括8个D触发器；D触发器组的8位数据输入端与二选一 8路选通器的输出端连接；写入控制信号端和与门VDI的输出端连接；输出端与三态门组I的输入端连接；执行输出刷新命令时，将PLC输出映像存储器输出的高56位数据传输给PLC输出锁存器存储和输出；输出的低8位数据首先通过二选一 8路选通器传输给D触发器组，此时，高速输出位信息命令线为“ 1”，3-8译码器的8路输出全部为“ 1”，三态门组II输出为高阻状态，三态门组I全部为导通状态，低8位数据传输给PLC输出与输出锁存器的PLC输出锁存器的DO D7的低8位数据输入端；在脉冲①的作用下，与门VII输出由“I” 一 “0”，发出低8位数据刷新信息，PLC输出端口与输出锁存器的PLC输出锁存器将PLC输出映像存储器输出的低8位数据存储和输出；执行高速输出位信息命令时，高速输出位信息命令输入端为“0”，3-8译码器被使能，7路输出为“1”，有I路输出为“0”，非门组I的输出端有I路为“1”，三态门组I对应的I个三态门输出为高阻状态；然后在脉冲①和脉冲②的作用下，三态门组II被使能，相对应的I路三态门导通，将高速输出的位信息从写入位信息存储模块的D触发器位信息输出端通过三态门组II相对应导通的I路三态门传输给PLC输出与输出锁存器的PLC输出锁存器的DO D7的低8位数据所对应的输入端，其它7位信息来自于三态门组I被导通的7个三态门传输过来的D触发器组的7位数据输出；与门VII在脉冲②的作用下，输出由“I”一”0”；发出低8位数据输出刷新脉冲，PLC输出与输出锁存器的PLC输出锁存器将低8位数据存储和输出。其更进一步技术方案是所述位信息读写控制模块包括或门VI，三态门，4入I出组合电路控制模块，与门IX，或门VL 2-4译码器，或门组，非门组II，三态门组III，三态门组IV，或门珊，或门IX ；或门VI的一个输入端与PLC系统的RD信号线连接,一个输入端与地址命令写入模块的操作特征译码模块的位信息读取命令输出端连接，输出端和三态门控制端连接；三态门的控制端和或门VI输出端连接，输入端与4入I出组合电路控制模块的位信息输出端连接；输出端作为位信息输出端与PLC系统数据总线的DO连接；4入I出组合电路控制模块的4位数据输入端与PLC输出映像存储器的η入4位出存储器的4位数据输出端连接，I位信息输出端与三态门的输入端连接，选通控制端与地址命令写入模块输出的6位Y编号输出端的Y编号低二位输出端连接，Y编号低二位作为上述4入I出组合电路控制模块的输出位信息单元的位地址；在执行位信息读取指令时，在PLC系统RD信号的作用下，将Y编号低二位指定的位单元中的位信息通过三态门的输出端传输到PLC系统数据总线的DO位；与门IX的2个输入端分别与脉冲分配器的脉冲①输出端和脉冲②输出端连接，输出端和或门νπ的一个输入端连接；或门Vn的一个输入端与写入位信息存储模块的写入位信息信号输出端连接，一个输入端和与门IX的输出端连接，输出端和或门组的每个或门的输入端连接； 2-4译码器的译码输入端与地址命令写入模块的6位Y编号输出端的Y编号低二位输出端连接；使能输入端与写入位信息存储模块的写入位信息信号输出端连接，4个译码输出端分别与非门组II的每个非门输入端，或门组的每个或门的输入端连接；或门组包括4个双输入或门，或门组中每个或门的一个输入端和或门VII的输出端连接，每个或门的另一个输入端与2-4译码器的一个译码输出端连接，4个输出端与三态门组III的控制端连接；上述或门组在满足执行输出位信息和高速输出位信息命令，且处于脉冲①和脉冲②阶段时，输出Y编号低二位的译码值；否则4个或门输出全部为“I” ；非门组II包括4个非门；非门组II的4个输入端与2-4译码器的译码输出端连接，4个输出端与三态门组IV的控制端连接；上述非门组II在满足执行输出位信息和高速输出位信息命令时，输出Y编号低二位的译码值的取反值，仅有I个非门输出为“I”；否则输出全部为“O”；三态门组III包括4个三态门；三态门组III的4个控制端与或门组的输出端连接，4个位信息输入与写入位信息存储模块的位信息输出端连接，4个输出端与三态门组IV的4个输出端，PLC输出映像存储器的4入η位出存储器的4位数据输入端连接；三态门组IV包括4个三态门；三态门组IV的4个控制端和非门组II的输出端连接，4位数据输入端与PLC输出映像存储器的η入4位出存储器的4位数据输出端连接，4位数据输出端与三态门组III的4位数据输出端，PLC输出映像存储器的4入η位出存储器的4位数据输入端连接；或门珊的一个输入端与写入位信息存储模块的写入位信息信号输出端连接，一个输入端与脉冲分配器的脉冲②输出端连接，输出端与4入η位出存储器的4位数据写入脉冲端连接；或门IX的一个输入端与写入位信息存储模块的写入位信息信号输出端连接，一个输入端与脉冲分配器的脉冲③输出端连接，输出端与η入4位出存储器的64位数据写入脉冲输入端连接；当不处于执行输出位信息和高速输出位信息命令时，三态门组III的输出全部为高阻状态，三态门组IV全部导通，将η入4位出存储器的4位数据传输给4入η位出存储器的4位数据输入端；在执行输出位信息和高速输出位信息命令时，按照输出Y编号低二位的译码值的取反值将三态门组IV中的其中I个相对应的三态门处于高阻状态，在脉冲①和脉冲②阶段，三态门组III与之对应的I个三态门处于导通状态，将写入位信息存储模块的D触发器的输出位信息传输给4入η位出存储器与之对应的I个数据输入端；在脉冲②的作用下，将三态门组III和三态门组IV输出组成的4位数据存储到4入η位出存储器中，在脉冲③的作用下，将4入η位出存储器输出的64位数据存储到η入4位出存储器中。其更进一步技术方案是所述脉冲分配器作为输出位信息的读写与时序控制器的内部时序控制，用于执行输出刷新、输出位信息命令和高速输出位信息命令的时序控制；脉冲分配器的时钟脉冲输入端与PLC系统时钟连接，启动脉冲输入端与写入位信息存储模块的与门V输出端连接；复位信号输入端与脉冲分配器的脉冲④复位信号输出端连接；脉冲①输出端和脉冲②输出端与位信息读写控制模块，高速输出位信息控制器连接；脉冲③输出端与位信息读写控制模块连接；脉冲④输出端与脉冲分配器的复位信号输入端，地址命令写入模块的脉冲④输入端连接；地址命令写入模块的输出刷新命令输出端由“I”一 “O”时，启动脉冲分配器工作，启动脉冲分配器工作之后延时半个PLC时钟周期输出脉冲①；执行输出刷新命令过程中，低8位数据输出刷新需要应用脉冲①，而脉冲②，脉冲③没有应用，但脉冲②和脉冲③对各 模块的时序控制都必须满足地址命令写入模块的输出位信息命令输出端或高速输出位信息命令输出立而为“ O，;在执行输出位信息命令输出端或闻速输出位信息命令过程中，PLC系统发出第2个WR信号，将需要输出的位信息存储到写入位信息存储模块的D触发器中，脉冲分配器在地址命令写入模块的WR2脉冲输出端由“ I” 一“O”时，启动脉冲分配器工作，启动脉冲分配器工作之后延时半个PLC时钟周期输出脉冲①；当输出脉冲①时高速输出位信息控制器三态门组II被使能，被选中的三态门导通；如果三态门组II不被使能，其输出一直保持高阻态；其作用避免三态门组II中将被选中导通的三态门与三态门组I与之对应的三态门出现同时导通的状态；向PLC输出端口与输出锁存器的PLC输出锁存器发出低8位数据刷新脉冲；位信息读写控制模块三态门组III中被选中的三态门导通；其作用也是避免三态门组III和三态门组IV同时有一路导通的状态出现；当输出脉冲②时高速输出位信息控制器三态门组II继续被使能；在脉冲②的作用下向PLC输出锁存器发出低8位数据输出刷新脉冲，将高速输出位信息写入PLC输出锁存器中；脉冲②结束之后，三态门组II输出全部为高阻状态，高速输出位信息到输出端口的时序控制操作结束；位信息读写控制模块)的输出位信息4个三态门继续被使能；确保写入4入η位出存储器的该四位信息正确，在脉冲②作用下，该4位数据按照地址写入4入η位出存储器；当输出脉冲③时高速输出位信息控制器未使用；位信息读写控制模块的输出位信息在脉冲③作用下，将4入η位出存储器输出的64位数据写入η入4位出存储器中，确保读出位信息操作时能够读出正确的信息；当输出脉冲④时复位脉冲分配器，使得4个脉冲输出端为“1”，等待下次的启动信号。[0080]由于采用以上结构，本实用新型之输出位信息的读写与时序控制器具有以下有益效果一、能够自主完成模块命令的功能，实现并行操作本实用新型中，输出位信息的读写与时序控制器被模块地址选中，对于复位、位信息读取和输出刷新命令，在PLC系统的第一个WR信号的作用下将命令写入命令寄存器，模块将自主完成命令所要求的功能；对于高速输出位信息和输出位信息指令，在PLC系统的第二个WR信号的作用下将写入的位信息存入D触发器中，在模块内部时序脉冲的作用下独立完成位信息的写入操作；充分应用了 FPGA的并行操作处理功能，实现命令的执行操作与PLC用户程序执行过程的并行操作。二、完成读取输出位信息操作速度快
·[0084]本实用新型中，执行高速输出位信息和输出位信息指令，只需要2个PLC系统时钟周期，产生4个脉冲就可完成指令的执行，也就是说，PLC系统将命令传输给模块之后，每隔2个PLC系统时钟周期可以向模块发送下一条执行的指令，命令执行速度快。三、PLC输出端口的数量易于灵活配置本实用新型实施例一中，PLC输出端口的数量为64位；如果将PLC输出端口 I从YOO Y63增加到Y000 Y127，或从YOO Y63减少到YOO Y31 (参见实施例二、实施例三)，只需要对PLC输出驱动电路2、FPGA输出端口 3、PLC输出锁存器4都从64位变换为128位或32位，6位Y编号变换成7位Y编号或5位Y编号；64入4位出存储器5变换为128入4位出存储器5或32入4位出存储器5，4入64位出存储器6变换为4入128位出存储器6或4入32位出存储器6，Y编号高四位变换为Y编号高五位或高三位，高56位数据变换为高120位数据或高24位数据，控制器其它部分和模块之间的连接关系不变即可达到目的。四、位信息输出和读出功能实现的性价比高本实用新型以FPGA的硬连接控制电路为核心，即达到扩展PLC输出口的目的，也达到输出端口信息处理并行操作的目的，对于输出端口信息的刷新只需要发送一条指令即可完成，对于读取和刷新PLC输出位单元信息只需要2个PLC系统时钟，不需要依靠PLC软件程序处理位信息的过程，充分利用了 FPGA并行操作的功能；提高了 PLC执行指令序列的速度，使得该小型可编程控制器的控制功能与性能增强，具备较高的性价比。
以下结合附图和实施例对本实用新型之应用FPGA实现输出位信息的读写与时序控制器之技术特征作进一步的说明。

图I :本实用新型实施例一之输出位信息的读写与时序控制器的系统结构框图；图2 :本实用新型之PLC输出端口与输出锁存器以及输出映像存储器的电路连接图；图3 :本实用新型之输出位信息的读写与时序控制器的地址、命令、写入脉冲控制模块的电路连接图；图4:本实用新型之输出位信息的读写与时序控制器的写入位信息存储模块的电路连接图；[0094]图5 :本实用新型之输出位信息的读写与时序控制器的高速输出位信息控制器的电路连接图；图6:本实用新型之输出位信息的读写与时序控制器的位信息读写控制模块的电路连接图；图7:本实用新型之输出位信息的读写与时序控制器的执行位信息输出命令和高速位信息输出命令时脉冲分配器脉冲输出波形图；图8:本实用新型实施例二之输出位信息的读写与时序控制器的系统结构框图；图9:本实用新型实施例三之输出位信息的读写与时序控制器的系统结构框图。图 I 中I —PLC输出端口与输出锁存器，II—PLC输出映像存储器，III一地址、命令、写入·脉冲控制模块(说明书和权利要求书中简称地址命令写入模块)，IV—写入位信息存储模块，V—高速输出位信息控制器，VI—位信息读写控制模块，νπ—脉冲分配器；I—PLC输出端口，2—PLC输出驱动电路，3—PFGA输出端口，4—PLC输出锁存器，5—64入4位出存储器，6—4入64位出存储器，7—模块地址识别，8—+1计数器，9一命令寄存器，10—操作特征译码模块，11一非门，12—与门II，13—或门I，14一与门I，15—与门III，16—与门IV，17—或门II，18—D触发器，19一与门V，20—3-8译码器，21—非门组I，22一与门VI，23一或门III，24一二态门组I，25一二态门组II，26一或门IV，27一或门V，28—与门VL 29—与门珊，30—二选一 8路选通器，31—D触发器组，32—或门VI，33—三态门，34—4入I出组合电路控制模块，35—与门IX，36—或门VL 37— 2-4译码器，38—或门组，39—非丨]组II，40一二态丨]组III，41 一二态丨]组IV，42—或丨]珊，43—或丨]ΙΧ。文中缩略语的含义PLC — Programmable Log I cal Controller,可编程逻辑控制器,简称可编程控制器；FPGA — F I eld Programmable Gate Array,现场可编程门阵列。模块端口说明PLC输出端口与输出锁存器I :I a:低8位数据输入端；I b:高56位、120位或24位数据输入端；I c :高56位、120位或24位数据刷新脉冲输入端；I d :模块复位命令输入端；I e :低8位数据刷新脉冲输入端；PLC输出映像存储器II : II a 4位数据写入脉冲输入端；II b :4位数据输入端；
IIC、II g Y编号高四位输入端；II d : II h :模块复位命令输入端；II e 64位、128位或32位数据写入脉冲输入端；II f :4位数据输出端；II i :高56位、120位或24位数据输出端；
IIj:低8位数据输出端；地址、命令、写入脉冲控制模块III :111 a:模块复位命令输出端；IIIb :输出刷新命令输出端；IIIc :高速输出位信息命令输出端JIId :位信息读取命令输出端JIIe :输出位信息命令输出端JII y :6位Y编号输出端JII f :WR2脉冲输出端JII g :脉冲④复位信号输入端JIIh :PLC系统WR脉冲输入端JII i :PLC系统数据总线输入输出端JII j :模块地址输入端JII k =PLC系统复位信号输入端；写入位信息存储模块IV IV a WR2脉冲输入端；IV b PLC系统数据总线的DO位输入端；IVc :脉冲分配器νπ启动脉冲输出端；IVd :位信息输出端；IVe :写入位信息信号输出端；IV f :输出刷新命令输入端；IV g :高速输出位信息命令输入端；IVh :输出位信息命令输入端;高速输出位信息控制器V V a :脉冲①输入端；V b :脉冲②输入端；V c :位信息输入端；V d :高速输出位信息命令输入端；V e :译码输入端；V f :低8位数据输入端；V g :输出刷新命令输入端；V h :低8位数据输出端；V i :低8位数据刷新输出端；位信息读写控制模块VI =VIa :脉冲①输入端；VIb :脉冲②输入端；VIC :脉冲③输入端；VId :位信息输入端；VIe :位信息输出端；VIf :PLC系统RD信号输入端；VIg :写入位信息信号输入端h Y编号低二位输入端；VI i :位信息读取命令输入端；VI j :4位数据输入端；VI k :64位、128位或32位数据写入脉冲输入端；VI I 4位数据输出端；VI m :4位数据写入脉冲输出端；脉冲分配器vn vn a :脉冲①输出端；vn b :脉冲②输出端；vn C :脉冲③输出端；VDd :脉冲④复位信号输出端；Vne :PLC系统时钟输入端；VIIf :启动脉冲输入端；VDg :脉冲 ④复位信号输入端。
具体实施方式
实施例一一种64位输出位信息的读写与时序控制器。该模块基于FPGA并行操作控制的特点，应用FPGA设计硬连接控制电路，实现PLC输出位信息的读写与时序控制；如图I-图2所示，该输出位信息的读写与时序控制器包括PLC输出端口与输出锁存器I ;PLC输出映像存储器II ;地址、命令、写入脉冲控制模块III (简称地址命令写入模块III);写入位信息存储模块IV ;高速输出位信息控制器V ;位信息读写控制模块VI和脉冲分配器νπ ；所述PLC输出端口与输出锁存器I与PLC输出映像存储器II，地址命令写入模块III和高速输出位信息控制器V连接；所述PLC输出端口与输出锁存器I锁存PLC输出信息，驱动PLC外部负载；所述PLC输出映像存储器II与PLC输出端口与输出锁存器I，地址命令写入模块III，高速输出位信息控制器V，位信息读写控制模块VI连接；所述PLC输出映像存储器II用于存储执行输出位信息命令和高速输出位信息命令的结果；所述地址命令写入模块III与PLC输出端口与输出锁存器I，PLC输出映像存储器II，写入位信息存储模块IV，高速输出位信息控制器V，位信息读写控制模块VI，脉冲分配器Vn连接；如果PLC系统的模块地址总线的地址值是本实用新型的输出位信息的读写与时序控制器的地址值，所述地址命令写入模块III在PLC系统WR信号的作用下，存储命令字经译码输出命令信号，存储输出Y元件的编号并予以输出，向写入位信息存储模块IV发出存储PLC系统数据总线的DO位信息的信号；所述写入位信息存储模块IV与地址命令写入模块III，高速输出位信息控制器V，位信息读写控制模块VI，脉冲分配器νπ连接；所述写入位信息存储模块IV存储执行输出位信息和高速输出位信息命令需要输出的位信息，发出脉冲分配器νπ的启动信号,位信息读写控制模块VI的写入位信息信号；所述高速输出位信息控制器V与PLC输出端口与输出锁存器I，PLC输出映像存储器II，地址命令写入模块III，写入位信息存储模块IV，脉冲分配器νπ连接；所述高速输出位信息控制器V执行输出刷新命令对PLC输出端口与输出锁存器I的低8位数据进行刷新；执行高速输出位信息命令时，将高速输出位信息传输到PLC输出端口与输出锁存器I锁存；所述位信息读写控制模块VI与PLC输出映像存储器II，地址命令写入模块III，写入位信息存储模块IV，脉冲分配器νπ连接；所述位信息读写控制模块VI执行位信息读取命令时，在PLC系统RD信号的作用下，读出Y编号低二位信息作为地址选中的位信息传输到PLC数据总线的DO ;执行输出位信息和高速输出位信息命令时,在脉冲分配器VII输出的脉冲①和脉冲②的作用下，输出的位信息与PLC输出映像存储器II输出的4位数据组成新的4位数据传输到PLC输出映像存储器II由Y编号高四位所指定的存储单元中；所述脉冲分配器νπ与地址命令写入模块III，写入位信息存储模块IV，高速输出位信息控制器V，位信息读写控制模块VI连接；脉冲分配器νπ作为本实用新型的输出位信息的读写与时序控制器的内部时序控制模块，用于执行输出刷新、输出位信息命令和高速输
出位信息命令的时序控制；脉冲分配器Vn被启动之后，间隔半个PLC时钟之后按照顺序发出4个下降沿脉冲，脉冲分配器VII输出的4个下降沿脉冲的编号分别为脉冲①，脉冲②，脉冲③，脉冲④；每个PLC系统时钟发出2个脉冲，相邻的2个脉冲是在第2个脉冲可靠的由“I” 一 “0”，第I个脉冲再从“O” 一 “I” ;脉冲④对脉冲分配器νπ和地址命令写入模块III实施复位操作；如果脉冲分配器VII在工作时，又一次接收到启动脉冲信号，间隔半个PLC时钟之后再次按照顺序发出4个下降沿脉冲。所述PLC输出端口与输出锁存器I包括PLC输出端口 I、PLC输出驱动电路2、FPGA输出端口 3和PLC输出锁存器4 ;PLC输出端口 I与PLC外部负载和PLC输出驱动电路2的输出端连接；PLC输出驱动电路2的输出端与PLC输出端口 I连接，输入端与FPGA输出端口 3连接；FPGA输出端口 3与PLC输出驱动电路2的输入端，PLC输出锁存器4的输出端连接；PLC输出锁存器4的输出端与FPGA输出端口 3连接，将PLC用户程序执行的输出结果通过FPGA输出端口 3、PLC输出驱动电路2和PLC输出端口 I输出驱动PLC外部负载；PLC输出锁存器4的高56位数据输入端与PLC输出映像存储器II连接，低8位数据输入端与高速输出位信息控制器V连接；高56位数据刷新信号输入端与地址命令写入模块III连接；低8位数据刷新输入端与高速输出位信息控制器V连接；模块复位命令输入端与地址命令写入模块III连接；上述PLC输出锁存器4在输出刷新命令的作用下分别将高56位和低
8位输出数据予以存储，并将64位数据输出通过FPGA输出端口 3、PLC输出驱动电路2和PLC输出端口 I输出驱动PLC外部负载(参见图2)。所述PLC输出映像存储器II包括64入4位出存储器5，4入64位出存储器6，一个是用于存储输入的64位数据和输出4位数据的64入4位出存储器5，一个是用于存储输入的4位数据和输出64位数据的4入64位出存储器6 ; 64 Λ 4位出存储器5的4位数据输出端和64位数据写入脉冲输入端与位信息读写控制模块VI连接；Υ编号高四位输入端和模块复位命令输入端与地址命令写入模块III连接；64位数据输入端与4入64位出存储器6的64位数据输出端连接；4 Λ 64位出存储器6的64位数据输出端和64入4位出存储器5的64位数据输入端连接；4位数据输入端和4位数据写入脉冲输入端与位信息读写控制模块VI连接'Y编号高四位输入端和模块复位命令输入端与地址命令写入模块III连接；所述PLC输出映像存储器II的4入64位出存储器6输出的64位数据分为高56位数据和低8位数据；高56位数据输出端与PLC输出端口与输出锁存器I的PLC输出锁存器4的高56位数据输入端连接；低8位数据输出端与高速输出位信息控制器V连接；所述PLC输出映像存储器II在64位数据写入脉冲的作用下，将4入64位出存储器6输出的64位数据存储在4入64位出存储器6中，4入64位出存储器6和64入4位出存储器5存储相同的64位数据；所述PLC输出映像存储器II在4位数据写入脉冲的作用下，将4入64位出存储器6的4位数据输入端的4位数据存储在Y编号高四位指定的存储单元中；所述PLC输出映像存储器II的64入4位出存储器5将Y编号高四位指定的存储单元中的4位数据输出；所述PLC输出映像存储器II的64入4位出存储器5和4入64位出存储器6在模块复位命令输入端的模块复位信号的作用下，将64位存储单元的信息全部复位为“O”；(参见图2)。如图3所示，所述地址命令写入模块III包括模块地址识别7，+1计数器8，命令寄存器9，操作特征译码模块10，非门11，与门II 12，或门I 13，与门I 14和与门III 15;模块地址识别7的模块地址输入端与PLC系统的模块地址总线连接，如果PLC系统的模块地址总线的地址值是本模块的地址值，模块地址识别7输出的CS信号为“0”，否则为“I”;模块地址识别7输出的CS信号与命令寄存器9使能端，+1计数器8的使能端，非门11的输入端连接；+1计数器8的复位输入端和非门11的输出端连接，使能端与模块地址识别7输出的CS信号连接，计数端与PLC系统的WR脉冲信号连接，CS信号为“0”，复位输入端为“1”，在WR脉冲信号作用下，+1计数器8进行+1操作，第一个+1操作输出WRl，其值从“I” 一“O”；第二个WR计数脉冲使得WRl从“O” 一 “I” ；WR2从“I” 一 “O” ；如果CS信号为“I”，复位输入端为“0”，+1计数器8被复位，WRl和WR2均为“I”状态；+1计数器8WR1脉冲输出端与命令寄存器9的写入信号输入端连接，WR2脉冲输出端与写入位信息存储模块IV连接；命令寄存器9的使能端与模块地址识别7输出端CS信号连接；复位端和与门I 14输出端连接；命令信息和6位Y编号信息的输入端与PLC系统数据总线连接；命令信息输出端与操作特征译码模块10的命令信息输入端连接；写入脉冲输入端与+1计数器8的WRl脉冲输出端连接；与门I 14输出端为“1”，在+1计数器8的WRl脉冲输出端从“I”一 “O”信号的作用下，将PLC系统数据总线的命令信息和6位Y编号信息存储在命令寄存器9 ；与门I 14输出端为“0”，则复位命令寄存器9，命令寄存器9被复位时，命令信息输出端为“000” ；6位Y编号输出端与高速输出位信息控制器V、位信息读写控制模块VI、PLC输出映像存储器II连接；操作特征译码模块10的命令信息输入端与命令寄存器9的命令信息输出端连接，获得命令编码信息；模块复位命令输出端和与门III 15的一个输入端、与门II 12的一个输入端连接；输出的5个命令输出端分别与PLC输出端口与输出锁存器I，PLC输出映像存储器II，位信息读写控制模块VI，高速输出位信息控制器V，写入位信息存储模块IV连接；命令寄存器9被复位输出为“000”，则操作特征译码模块10的5个命令输出端所有的信号为“I”;命令寄存器9输出为有效地命令信息，则操作特征译码模块10的5个命令输出端中有一个命令输出端为“O”，其它4个命令输出端为“I” ；非门11输入端与模块地址识别7输出的CS信号连接，输出端与+1计数器8的复位端连接，CS信号为“I”复位+1计数器8 ;非门11输出端和或门I 13的一个输入端连接，非门11输出为“O “作为复位命令寄存器9的条件之一；与门II 12的一个输入端与位信息读取命令输出端连接,一个输入端与模块复位命令端连接；输出端和或门I 13的一个输入端连接，与门II 12输出为“O “作为复位命令寄存器9的条件之一；或门I 13的一个输入端和非门11的输出端连接；另一个输入端和与门II 12的输出端连接，输出端和与门I 14的一个输入端连接，或门I 13输出为“O “复位命令寄存器
9；与门I 14的一个输入端和或门I 13输出端连接，另一个输入端与脉冲分配器VII的脉冲4输出端连接，与门I 14的输出端与命令寄存器9的复位输入端连接，与门I 14输出为“O”复位命令寄存器9 ;与门III15的一个输入端与模块复位命令输出端连接,另一个输入端与PLC系统复位信号线连接，输出端作为模块复位命令输出端与PLC输出映像存储器II，PLC输出端口与输出锁存器I连接。如图4所示，所述写入位信息存储模块IV包括与门IV 16，或门II 17，D触发器18，与门V 19 ；与门IV 16的一个输入端与地址命令写入模块III的操作特征译码模块10的高速输出位信息命令输出端连接，一个输入端与地址命令写入模块III的操作特征译码模块10的输出位信息命令输出端连接，输出端和或门II 17的一个输入端连接,作为写入位信息信号输出端与位信息读写控制模块VI连接；或门II 17的一个输入端和与门IV 16的输出端连接，一个输入端与地址命令写入模块III的+1计数器8的WR2脉冲输出端连接；输出端与D触发器18的写入控制信号端，与门V 19的一个输入端连接；D触发器18的写入控制信号端和或门II 17的输出端连接，位信息输入端与PLC系统数据总线的DO连接；D触发器18输出端与位信息读写控制模块VI，高速输出位信息控制器V连接，D触发器18在执行输出位信息命令和高速输出位信息命令的过程中存储和输出需要输出的位信息；与门V 19的一个输入端和或门II 17的输出端连接；一个输入端与地址命令写入模块III的输出刷新命令输出端连接；输出端与脉冲分配器νπ的启动脉冲输入端连接，输出由“I” 一 “O”启动脉冲分配器νπ的工作。如图5所示，所述高速输出位信息控制器V包括3-8译码器20，非门组I 21，与门VI 22，或门III 23，三态门组I 24，三态门组II 25，或门IV 26，或门V 27，与门VII 28，与门VDI 29，二选一 8路选通器30，D触发器组31 ；3-8译码器20的译码输入端与地址命令写入模块III的6位Y编号输出端的低3位连接，获得PLC输出端口与输出锁存器I的PLC输出锁存器4的低8位数据位单元地址的编码值；使能输入端作为高速输出位信息命令输入端与地址命令写入模块III的高速输出位信息命令输出端连接；3-8译码器20的译码输出端和非门组I 21输入端，三态门组II 25的控制端连接；3_8译码器20输出8路信息，使能端为“O”时，根据Y编号低三位的编码值，8路输出只有一路输出为“O”，其它7路输出为“I”;使能端为“I”时，8路输出全部为“I” ；非门组I 21包括8个非门；非门组I 21的8个输入端与3-8译码器20的译码输出端连接，8个输出端与三态门组I 24的控制端；与门VI 22的2个输入端分别与脉冲分配器Vn的脉冲①输出端和脉冲②输出端连接，输出端和或门III 23的一个输入端连接，在脉冲①或脉冲②信号为“O”时，与门VI 22输出为“O” ；或门III 23的一个输入端和与门VI 22输出端连接，另一个输入端与地址命令写入模块III高速输出位信息命令输出端连接；输出端与三态门组II 25的使能端连接；·三态门组I 24包括8个三态门；三态门组I 24的8个控制端与非门组I 21的输出端连接；三态门组I 24的8个输出端与PLC输出端口与输出锁存器I的PLC输出锁存器4的低8位数据输入端,三态门组II 25的8个输出端,二选一 8路选通器30的一组输入端连接；三态门组I 24的8个信号输入端与D触发器组31的8位数据输出端连接；3_8译码器20使能端输入为“I”时，非门组I 21的输出全部为“0”，三态门组I 24的8个三态门全部导通，将D触发器组31输出的8位数据传输给PLC输出锁存器4的DO D7输入端；3-8译码器20使能端输入为“O”时，按照3-8译码器20的译码输出值，其中I个三态门输出为高阻状态，其它7个三态门导通，将D触发器组31输出的7位数据传输给PLC输出锁存器4的DO D7所对应的输入端；三态门组II 25包括8个三态门和使能控制电路；三态门组II 25的8个控制端与
3-8译码器20的译码输出端连接；8个信号输入端与写入位信息存储模块IV的位信息输出端连接，三态门组II 25的使能端和或门III 23的输出端连接；三态门组II 25的8个信号输出端与PLC输出端口与输出锁存器I DO D7的低8位数据输入端，三态门组I 24的8个输出端，二选一 8路选通器30的一组输入端连接；使能端输入为“I”时，三态门组II 25不被使能，三态门组II 25的8路输出全部为高阻状态，在脉冲①和脉冲②的作用下，使能端输入为“0”，按照3-8译码器20的译码输出值，其中I个三态门导通，将写入位信息存储模块IV的D触发器18输出的位信息传输给PLC输出端口与输出锁存器I DO D7的低8位数据输入端相对应的输入端，其它7个三态门输出为高阻状态；或门IV 26的一个输入端与地址命令写入模块III高速输出位信息命令输出端连接，一个输入端与脉冲分配器Vn的脉冲②输出端连接；或门IV 26的输出端和与门Vn 28的一个输入端，与门VDI 29的一个输入端连接；或门V 27的一个输入端与地址命令写入模块III输出刷新命令输出端连接，一个输入端与脉冲分配器Vn的脉冲①输出端连接；或门V 27的输出端和与门Vn 28的一个输入端连接；与门ΥΠ28的一个输入端和或门IV 26的输出端连接,一个输入端和或门V 27的输出端连接；输出端作为低8位数据刷新输出端与PLC输出端口与输出锁存器I的低8位数据刷新输入端连接；与门VDI 29的一个输入端与地址命令写入模块III的输出刷新命令输出端连接，一个输入端和或门IV 26的输出端连接；输出端作为D触发器组31写入控制信号与D触发器组31连接；二选一 8路选通器30的一组8位数据输入端与三态门组I 24的输出端，三态门组II 25的输出端连接；一组8位数据输入端与PLC输出映像存储器II的4入64位出存储器6的低8位数据输出端连接；选通控制输入端与地址命令写入模块III的高速输出位信息命令输出端连接；执行高速输出位信息命令时，选通端为“0”，二选一 8路选通器30将PLC输出与输出锁存器I的PLC输出锁存器4的DO D7的低8位数据传输给D触发器组31的8位数据输入端；否 则，将PLC输出映像存储器II的4入64位出存储器6输出的低8位数据传输给D触发器组31的8位数据输入端；D触发器组31包括8个D触发器；D触发器组31的8位数据输入端与二选一 8路选通器30的输出端连接；写入控制信号端和与门VDI 29的输出端连接；输出端与三态门组I 24的输入端连接。所述高速输出位信息控制器V执行输出刷新命令时，将PLC输出映像存储器II输出的高56位数据传输给PLC输出锁存器4存储和输出；输出的低8位数据首先通过二选一8路选通器30传输给D触发器组31，此时，高速输出位信息命令线为“ I ”，3-8译码器20的8路输出全部为“1”，三态门组II 25输出为高阻状态，三态门组I 24全部为导通状态，低8位数据传输给PLC输出与输出锁存器I的PLC输出锁存器4的DO D7的低8位数据输入端；在脉冲①的作用下，与门VII 28输出由“I”一“0”，发出低8位数据刷新信息，PLC输出端口与输出锁存器I的PLC输出锁存器4将PLC输出映像存储器II输出的低8位数据存储和输出；所述高速输出位信息控制器V执行高速输出位信息命令时，高速输出位信息命令输入端为“0”，3-8译码器20被使能，7路输出为“ 1”，有I路输出为“0”，非门组I 21的输出端有I路为“1”，三态门组I 24对应的I个三态门输出为高阻状态；然后在脉冲①和脉冲②的作用下，三态门组II 25被使能，相对应的I路三态门导通，将高速输出的位信息从写入位信息存储模块IV的D触发器18位信息输出端通过三态门组II 25相对应导通的I路三态门传输给PLC输出与输出锁存器I的PLC输出锁存器4的DO D7的低8位数据所对应的输入端，其它7位信息来自于三态门组I 24被导通的7个三态门传输过来的D触发器组31的7位数据输出；与门VII 28在脉冲②的作用下，输出由“I”一”0”;发出低8位数据输出刷新脉冲，PLC输出与输出锁存器I的PLC输出锁存器4将低8位数据存储和输出。如图6所示，所述位信息读写控制模块VI包括或门VI 32，三态门33，4入I出组合电路控制模块34，与门IX 35，或门VII 36，2-4译码器37，或门组38，非门组II 39，三态门组
III40，三态门组IV 41，或门VDI 42，或门IX 43 ;或门VI 32的一个输入端与PLC系统的RD信号线连接，一个输入端与地址命令写入模块III的操作特征译码模块10的位信息读取命令输出端连接；输出端和三态门33控制端连接；三态门33的控制端和或门VI 32输出端连接；输入端与4入I出组合电路控制模块34的位信息输出端连接；输出端作为位信息输出端与PLC系统数据总线的DO连接；4入I出组合电路控制模块34的4位数据输入端与PLC输出映像存储器II的64入4位出存储器5的4位数据输出端连接；1位信息输出端与三态门33的输入端连接；选通控制端与地址命令写入模块III输出的6位Y编号输出端的Y编号低二位输出端连接；￥编号低二位作为上述4入I出组合电路控制模块34的输出位信息单元的位地址；在执行位信息读取指令时，在PLC系统RD信号的作用下，将Y编号低二位指定的位单元中的位信息通过三态门33的输出端传输到PLC系统数据总线的DO位；与门IX 35的2个输入端分别与脉冲分配器VII的脉冲①输出端和脉冲②输出端连接，输出端和或门Vn 36的一个输入端连接；或门YD 36的一个输入端与写入位信息存储模块IV的写入位信息信号输出端连接，一个输入端和与门IX 35的输出端连接，输出端和或门组38的每个或门的输入端连接；2-4译码器37的译码输入端与地址命令写入模块III的6位Y编号输出端的Y编号低二位输出端连接；使能输入端与写入位信息存储模块IV的写入位信息信号输出端连接； 4个译码输出端分别与非门组II 39的每个非门输入端，或门组38的每个或门的输入端连接；或门组38包括4个双输入或门；或门组38中每个或门的一个输入端和或门VII 36的输出端连接，每个或门的另一个输入端与2-4译码器37的一个译码输出端连接；4个输出端与三态门组III 40的控制端连接；上述或门组38在满足执行输出位信息和高速输出位信息命令时，且处于脉冲①和脉冲②阶段时，输出Y编号低二位的译码值；否则4个或门输出全部为“I”；非门组II 39包括4个非门；非门组II 39的4个输入端与2-4译码器37的译码输出端连接；4个输出端与三态门组IV 41的控制端连接；上述非门组II 39在满足执行输出位信息和高速输出位信息命令时，输出Y编号低二位的译码值的取反值，仅有I个非门输出为“I”;否则输出全部为“O”；三态门组III40包括4个三态门；三态门组III40的4个控制端与或门组38的输出端连接；4个位信息输入与写入位信息存储模块IV的位信息输出端连接；4个输出端与三态门组IV 41的4个输出端，PLC输出映像存储器II的4入64位出存储器6的4位数据输入端连接；三态门组IV 41包括4个三态门；三态门组IV 41的4个控制端和非门组II 39的输出端连接；4位数据输入端与PLC输出映像存储器II的64入4位出存储器5的4位数据输出端连接；4位数据输出端与三态门组III 40的4位数据输出端，PLC输出映像存储器II的4入64位出存储器6的4位数据输入端连接；或门珊42的一个输入端与写入位信息存储模块IV的写入位信息信号输出端连接，一个输入端与脉冲分配器Vn的脉冲②输出端连接；输出端与4入64位出存储器6的4位数据写入脉冲端连接；或门IX 43的一个输入端与写入位信息存储模块IV的写入位信息信号输出端连接，一个输入端与脉冲分配器Vn的脉冲③输出端连接；输出端与64入4位出存储器5的64位数据写入脉冲输入端连接。当不处于执行输出位信息和高速输出位信息命令时，三态门组III 40的输出全部为高阻状态，三态门组IV 41全部导通，将64入4位出存储器5的4位数据传输给4入64位出存储器6的4位数据输入端；在执行输出位信息和高速输出位信息命令时,按照输出Y编号低二位的译码值的取反值将三态门组IV 41中的其中I个相对应的三态门处于高阻状态，在脉冲①和脉冲②阶段，三态门组III 40与之对应的I个三态门处于导通状态，将写入位信息存储模块IV的D触发器18的输出位信息传输给4入64位出存储器6与之对应的I个数据输入端；在脉冲②的作用下，将三态门组III40和三态门组IV 41输出组成的4位数据存储到4入64位出存储器6中，在脉冲③的作用下，将4入64位出存储器6输出的64位数据存储到64入4位出存储器5中。所述脉冲分配器VII作为输出位信息的读写与时序控制器的内部时序控制，用于执行输出刷新、输出位信息命令和高速输出位信息命令的时序控制；脉冲分配器νπ的时钟脉冲输入端与PLC系统时钟连接；启动脉冲输入端与写入位信息存储模块IV的与门V 19输出端连接；复位信号输入端与脉冲分配器νπ的脉冲④复位信号输出端连接；脉冲①输出端和脉冲②输出端与位信息读写控制模块VI，高速输出位信息控制器V连接；脉冲③输出端与位信息读写控制模块VI连接；脉冲④输出端与脉冲分配器νπ的复位信号输入端，地址命令写入模块III的脉冲④输入端连接(参见图I、图2)； 当地址命令写入模块III的输出刷新命令输出端由“I”一 “O”时，启动脉冲分配器Vn工作，启动脉冲分配器Vn工作之后延时半个PLC时钟周期输出脉冲①；执行输出刷新命令过程中，低8位数据输出刷新需要应用脉冲①，而脉冲②，脉冲③没有应用，但脉冲②和脉冲③对各模块的时序控制都必须满足地址命令写入模块III的输出位信息命令输出端或高速输出位信息命令输出端为“O’ ；在执行输出位信息命令输出端或闻速输出位信息命令过程中，PLC系统发出第2个WR信号，将需要输出的位信息存储到写入位信息存储模块IV的D触发器18中，脉冲分配器VII在地址命令写入模块III的WR2脉冲输出端由“I” 一“O”时，启动脉冲分配器VII工作，启动脉冲分配器VII工作之后延时半个PLC时钟周期输出脉冲①；当输出脉冲①时高速输出位信息控制器V :三态门组II 25被使能，被选中的三态门导通；如果三态门组II 25不被使能，其输出一直保持高阻态；其作用避免三态门组II 25中将被选中导通的三态门与三态门组I 24与之对应的三态门出现同时导通的状态；向？^输出端口与输出锁存器I的PLC输出锁存器4发出低8位数据刷新脉冲；位信息读写控制模块VI :三态门组III 40中被选中的三态门导通；其作用也是避免三态门组III 40和三态门组IV 41同时有一路导通的状态出现；当输出脉冲②时高速输出位信息控制器V :三态门组II 25继续被使能；在脉冲②的作用下向PLC输出锁存器4发出低8位数据输出刷新脉冲，将高速输出位信息写入PLC输出锁存器4中；脉冲②结束之后，三态门组II 25输出全部为高阻状态，高速输出位信息到输出端口的时序控制操作结束；位信息读写控制模块VI的输出位信息4个三态门继续被使能；确保写入4入64位出存储器6的该四位信息正确，在脉冲②作用下，该4位数据按照地址写入4入64位出存储器6 ；当输出脉冲③时高速输出位信息控制器V :未使用；位信息读写控制模块VI的输出位信息在脉冲③作用下，将4入64位出存储器6输出的64位数据写入64入4位出存储器5中，确保读出位信息操作时能够读出正确的信息；当输出脉冲④时复位脉冲分配器VL使得4个脉冲输出端为“1”，等待下次的启动信号；脉冲分配器VII脉冲输出波形图如图7所示。实施例二一种128位输出位信息的读写与时序控制器(以下简称128位控制器)。实施例二是本实用新型实施例一的一种变换结构，该128位控制器的基本结构同·实施例一；所不同之处在于该128位控制器的PLC输出端口与输出锁存器I的PLC输出端口 I从YOO Υ63增加到Υ000 Υ127，所述PLC输出端口与输出锁存器I的PLC输出驱动·电路2、FPGA输出端口 3、PLC输出锁存器4都从64位变换为128位；所述地址命令写入模块III的6位Y编号输出端变换成7位Y编号输出端；所述PLC输出映像存储器II的64入4位出存储器5变换为128入4位出存储器5，4入64位出存储器6变换为4入128位出存储器6，Y编号高四位变换为Y编号高五位，高56位数据变换为高120位数据(参见图8)；与实施例一相比，128位控制器的PLC输出端口 I由驱动64个外部负载转换成驱动128个外部负载，增加了输出端口。实施例三一种32位输出位信息的读写与时序控制器(以下简称32位控制器)。实施例三也是本实用新型实施例一的一种变换结构，该32位控制器的基本结构同实施例一；所不同之处在于该32位控制器的PLC输出端口与输出锁存器I的PLC输出端口 I从YOO Υ63减少到YOO Υ32，所述PLC输出端口与输出锁存器I的PLC输出驱动电路2、FPGA输出端口 3、PLC输出锁存器4都从64位变换为32位；所述地址命令写入模块III的6位Y编号输出端变换成5位Y编号输出端；所述PLC输出映像存储器II的64入4位出存储器5变换为32入4位出存储器5，4入64位出存储器6变换为4入32位出存储器6，Y编号高四位变换为Y编号高三位，高56位数据变换为高24位数据(参见图9);与实施例一相比，32位控制器的PLC输出端口 I由驱动64个外部负载转换成驱动32个外部负载，减少了输出端口。作为本实用新型实施例的一种变化，其它不违背本实用新型目的的变换也在本实用新型的保护范围之内。
权利要求1.一种输出位信息的读写与时序控制器，其特征在于该控制器包括PLC输出端口与输出锁存器(I ) ;PLC输出映像存储器(II);地址命令写入模块(III);写入位信息存储模块(IV);高速输出位信息控制器(V);位信息读写控制模块(VI)和脉冲分配器(VD ； 所述PLC输出端口与输出锁存器(I )与PLC输出映像存储器(II)，地址命令写入模块(III)，高速输出位信息控制器(V)连接；所述PLC输出端口与输出锁存器(I )用于锁存PLC输出信息，驱动PLC外部负载； 所述PLC输出映像存储器(II)与PLC输出端口与输出锁存器(I )，地址命令写入模块(III)，高速输出位信息控制器(V)和位信息读写控制模块(VI)连接；所述PLC输出映像存储器(II)用于存储执行输出位信息命令和高速输出位信息命令的结果； 所述地址命令写入模块(III)与PLC输出端口与输出锁存器(I )，PLC输出映像存储器(II)，写入位信息存储模块(IV)，高速输出位信息控制器(V)，位信息读写控制模块(VI)和脉冲分配器(VD连接；如果PLC系统的模块地址总线的地址值是输出位信息的读写与时序控制器的地址值，所述地址命令写入模块(III)在PLC系统WR信号的作用下，存储命令字经译码输出命令信号，存储输出Y元件的编号并予以输出，向写入位信息存储模块(IV)发出存储PLC系统数据总线的DO位信息的信号； 所述写入位信息存储模块(IV)与地址命令写入模块(III)，高速输出位信息控制器(V)，位信息读写控制模块(VI)和脉冲分配器(VD)连接；所述写入位信息存储模块(IV)用于存储执行输出位信息和高速输出位信息命令需要输出的位信息，发出脉冲分配器(VD)的启动信号，位信息读写控制模块(VI)的写入位信息信号； 所述高速输出位信息控制器(V)与PLC输出端口与输出锁存器(I )，PLC输出映像存储器(II)，地址命令写入模块(III)，写入位信息存储模块(IV)和脉冲分配器(νπ)连接；所述高速输出位信息控制器(V)执行输出刷新命令对PLC输出端口与输出锁存器(I )的低8位数据进行刷新；执行高速输出位信息命令时，将高速输出位信息传输到PLC输出端口与输出锁存器(I)锁存； 所述位信息读写控制模块(VI)与PLC输出映像存储器(II )，地址命令写入模块(III)，写入位信息存储模块(IV)，脉冲分配器(νπ)连接；所述位信息读写控制模块(VI)执行位信息读取命令时，在PLC系统RD信号的作用下，读出Y编号低二位信息作为地址选中的位信息传输到PLC数据总线的D0;执行输出位信息和高速输出位信息命令时，在脉冲分配器(YD)输出的脉冲①和脉冲②的作用下，输出的位信息与PLC输出映像存储器(II)输出的4位数据组成新的4位数据传输到PLC输出映像存储器(II)由Y编号高四位所指定的存储单元中； 所述脉冲分配器(VD与地址命令写入模块(III)，写入位信息存储模块(IV)，高速输出位信息控制器(V)和位信息读写控制模块(VI)连接；脉冲分配器(νπ)作为输出位信息的读写与时序控制器的内部时序控制模块，用于执行输出刷新、输出位信息命令和高速输出位信息命令的时序控制；脉冲分配器(νπ)被启动之后，间隔半个PLC时钟之后按照顺序发出4个下降沿脉冲，脉冲分配器(YD)输出的4个下降沿脉冲的编号分别为脉冲①，脉冲②，脉冲③，脉冲④；每个PLC系统时钟发出2个脉冲，相邻的2个脉冲是在第2个脉冲可靠的由“I” 一 “0”，第I个脉冲再从“O” 一 “I” ;脉冲④对脉冲分配器(νπ)和地址命令写入模块(III)实施复位操作；如果脉冲分配器(νπ)在工作时，又一次接收到启动脉冲信号，间隔半个PLC时钟之后再次按照顺序发出4个下降沿脉冲。
2.如权利要求I所述的一种输出位信息的读写与时序控制器，其特征在于所述PLC输出端口与输出锁存器(I )包括PLC输出端口(1)、PLC输出驱动电路(2)、FPGA输出端口(3 )和PLC输出锁存器(4 );PLC输出端口( I)与PLC外部负载和PLC输出驱动电路(2 )的输出端连接；PLC输出驱动电路(2)的输出端与PLC输出端口(I)连接，输入端与FPGA输出端口(3)连接；FPGA输出端口(3)与PLC输出驱动电路(2)的输入端，PLC输出锁存器(4)的输出端连接； PLC输出锁存器(4)的输出端与FPGA输出端口(3)连接，PLC输出锁存器(4)的高56位数据输入端与PLC输出映像存储器(II)连接，低8位数据输入端与高速输出位信息控制器(V)连接；高56位数据刷新信号输入端与地址命令写入模块(III)连接；低8位数据刷新输入端与高速输出位信息控制器(V)连接；模块复位命令输入端与地址命令写入模块(III)连接；上述PLC输出锁存器(4)在输出刷新命令的作用下分别将高56位和低8位数据予以存储，并将η位数据通过FPGA输出端口(3)、PLC输出驱动电路(2)和PLC输出端口( I)输出驱动PLC外部负载。
3.如权利要求2所述的一种输出位信息的读写与时序控制器，其特征在于所述PLC输出映像存储器(II )包括η入4位出存储器(5 )，4入η位出存储器(6 )，一个是用于存储输入的η位数据和输出4位数据的η入4位出存储器(5)，一个是用于存储输入的4位数据和输出η位数据的4入η位出存储器(6)； η入4位出存储器(5)的4位数据输出端和η位数据写入脉冲输入端与位信息读写控制模块(VI)连接；Υ编号高四位输入端和模块复位命令输入端与地址命令写入模块(III)连接；η位数据输入端与4入η位出存储器(6)的η位数据输出端连接； 4入η位出存储器(6)的η位数据输出端和η入4位出存储器(5)的η位数据输入端连接；4位数据输入端和4位数据写入脉冲输入端与位信息读写控制模块(VI)连接；Υ编号高四位输入端和模块复位命令输入端与地址命令写入模块(III)连接； 所述PLC输出映像存储器(II)的4入η位出存储器(6)输出的η位数据分为高η — 8位数据和低8位数据；高11 一 8位数据输出端与PLC输出端口与输出锁存器(I )的PLC输出锁存器(4)的高η — 8位数据输入端连接；低8位数据输出端与高速输出位信息控制器(V)连接； 所述PLC输出映像存储器(II)在η位数据写入脉冲的作用下，将4入η位出存储器(6)输出的η位数据存储在4入η位出存储器(6)中，4入η位出存储器(6)和η入4位出存储器(5)存储相同的η位数据； 所述PLC输出映像存储器(II)在4位数据写入脉冲的作用下，将4入η位出存储器(6)的4位数据输入端的4位数据存储在Y编号高四位指定的存储单元中； 所述PLC输出映像存储器(II)的η入4位出存储器(5)将Y编号高四位指定的存储单元中的4位数据输出； 所述PLC输出映像存储器(II )的η入4位出存储器(5 )和4入η位出存储器(6 )在模块复位命令输入端的模块复位信号的作用下，将η位存储单元的信息全部复位为“O”，所述η 为 32、64 或 128。
4.如权利要求3所述的一种输出位信息的读写与时序控制器，其特征在于所述地址命令写入模块(III)包括模块地址识别(7)，+1计数器(8)，命令寄存器(9)，操作特征译码模块(10)，非门(11)，与门 II (12)，或门 I (13)，与门 I (14)，与门III(15)； 模块地址识别(7)的模块地址输入端与PLC系统的模块地址总线连接，如果PLC系统的模块地址总线的地址值是本模块的地址值，模块地址识别(7)输出的CS信号为“0”，否则为“I”;模块地址识别(7)输出的CS信号与命令寄存器 (9)使能端，+1计数器(8)的使能端，非门(11)的输入端连接; +1计数器(8)的复位输入端和非门(11)的输出端连接，使能端与模块地址识别(7)输出的CS信号连接，计数端与PLC系统的WR脉冲信号连接，CS信号为“0”，复位输入端为“1”，在WR脉冲信号作用下，+1计数器(8)进行+1操作，第一个+1操作输出WR1，其值从“I” 一 “O” ;第二个WR计数脉冲使得WRl从“O” 一 “I” ；WR2从“I” 一 “O” ；如果CS信号为“ I ”，复位输入端为“O，，，+1计数器(8)被复位，WRl和WR2均为“ I ”状态；+1计数器(S)WRl脉冲输出端与命令寄存器(9)的写入信号输入端连接，WR2脉冲输出端与写入位信息存储模块(IV)连接； 命令寄存器(9)的使能端与模块地址识别(7)输出端CS信号连接；复位端和与门I(14)输出端连接；命令信息和6位Y编号信息的输入端与PLC系统数据总线连接；命令信息输出端与操作特征译码模块(10)的命令信息输入端连接；写入脉冲输入端与+1计数器(8)的WRl脉冲输出端连接；与门I (14)输出端为“1”，在+1计数器(8)的WRl脉冲输出端从“I” 一 “O”信号的作用下，将PLC系统数据总线的命令信息和6位Y编号信息存储在命令寄存器(9);与门I (14)输出端为“0”，则复位命令寄存器(9)，命令寄存器(9)被复位时，命令信息输出端为“000”;6位Y编号输出端与高速输出位信息控制器(V)、位信息读写控制模块(VI)、PLC输出映像存储器(II)连接； 操作特征译码模块(10)的命令信息输入端与命令寄存器(9)的命令信息输出端连接，获得命令编码信息；模块复位命令输出端和与门111(15)的一个输入端、与门II (12)的一个输入端连接；输出的5个命令输出端分别与PLC输出端口与输出锁存器(I )，PLC输出映像存储器(II)，位信息读写控制模块(VI)，高速输出位信息控制器(V)，写入位信息存储模块(IV)连接；命令寄存器(9)被复位输出为“000”，则操作特征译码模块(10)的5个命令输出端所有的信号为“I”;命令寄存器(9)输出为有效地命令信息，则操作特征译码模块(10)的5个命令输出端中有一个命令输出端为“0”，其它4个命令输出端为“I” ； 非门(11)输入端与模块地址识别(7)输出的CS信号连接，输出端与+1计数器(8)的复位端连接，CS信号为“I”复位+1计数器(8);非门(11)输出端和或门I (13)的一个输入端连接，非门(11)输出为“O “作为复位命令寄存器(9)的条件之一； 与门II (12)的一个输入端与位信息读取命令输出端连接,一个输入端与模块复位命令端连接；输出端和或门I (13)的一个输入端连接，与门II (12)输出为“O “作为复位命令寄存器(9)的条件之一； 或门I (13)的一个输入端和非门(11)的输出端连接；另一个输入端和与门II (12)的输出端连接，输出端和与门I (14)的一个输入端连接，或门I (13)输出为“O “复位命令寄存器(9)； 与门I (14)的一个输入端和或门I (13)输出端连接，另一个输入端与脉冲分配器(YD)的脉冲(4)输出端连接，与门I (14)的输出端与命令寄存器(9)的复位输入端连接，与门I(14)输出为“O”复位命令寄存器(9)； 与门IIK15)的一个输入端与模块复位命令输出端连接,另一个输入端与PLC系统复位信号线连接，输出端作为模块复位命令输出端与PLC输出映像存储器(II)，PLC输出端口与输出锁存器(I)连接。
5.如权利要求4所述的一种输出位信息的读写与时序控制器，其特征在于所述写入位信息存储模块(IV)包括与门IV (16)，或门II (17)，D触发器(18)，与门V (19)； 与门IV(16)的一个输入端与地址命令写入模块(III)的操作特征译码模块(10)的高速输出位信息命令输出端连接，一个输入端与地址命令写入模块(III)的操作特征译码模块(10)的输出位信息命令输出端连接，输出端和或门II (17)的一个输入端连接，作为写入位信息信号输出端与位信息读写控制模块(VI)连接； 或门11(17)的一个输入端和与门IV(16)的输出端连接，一个输入端与地址命令写入模块(III)的+1计数器(8)的WR2脉冲输出端连接；输出端与D触发器(18)的写入控制信号端，与门V (19)的一个输入端连接； D触发器(18)的写入控制信号端和或门II (17)的输出端连接，位信息输入端与PLC系统数据总线的DO连接；D触发器(18)输出端与位信息读写控制模块(VI)，高速输出位信息控制器(V)连接，D触发器(18)在执行输出位信息命令和高速输出位信息命令的过程中存储和输出位信息； 与门V (19)的一个输入端和或门II (17)的输出端连接；一个输入端与地址命令写入模块(III)的输出刷新命令输出端连接；输出端与脉冲分配器(νπ)的启动脉冲输入端连接，输出由“I” 一 “O”启动脉冲分配器(VD的工作。
6.如权利要求5所述的一种输出位信息的读写与时序控制器，其特征在于所述高速输出位信息控制器(V )包括3-8译码器(20 )，非门组I (21)，与门VI (22 )，或门III (23 )，三态门组I (24)，三态门组II (25)，或门IV(26)，或门V(27)，与门ΥΠ(28)，与门珊(29)，二选一 8路选通器(30 )和D触发器组(31); 3-8译码器(20)的译码输入端与地址命令写入模块(III)的6位Y编号输出端的低三位连接，获得PLC输出端口与输出锁存器(I )的PLC输出锁存器(4)的低8位数据位单元地址的编码值；使能输入端作为高速输出位信息命令输入端与地址命令写入模块(III)的高速输出位信息命令输出端连接；3-8译码器(20)的译码输出端和非门组I (21)输入端，三态门组II (25)的控制端连接；3-8译码器(20)输出8路信息，使能端为“O”时，根据Y编号低三位的编码值，8路输出只有一路输出为“0”，其它7路输出为“I”;使能端为“I”时，8路输出全部为“I”； 非门组I (21)包括8个非门；非门组I (21)的8个输入端与3-8译码器(20)的译码输出端连接，8个输出端与三态门组I (24)的控制端； 与门VK22)的2个输入端分别与脉冲分配器(YD)的脉冲①输出端和脉冲②输出端连接，输出端和或门111(23)的一个输入端连接，在脉冲①或脉冲②信号为“O”时，与门VK22)输出为“O” ； 或门111(23)的一个输入端和与门VK22)输出端连接，另一个输入端与地址命令写入模块(III)高速输出位信息命令输出端连接；输出端与三态门组II (25)的使能端连接； 三态门组I (24)包括8个三态门；三态门组I (24)的8个控制端与非门组I (21)的输出端连接；三态门组I (24)的8个输出端与PLC输出端口与输出锁存器(I )的PLC输出锁存器(4)的低8位数据输入端，三态门组II (25)的8个输出端，二选一 8路选通器(30)的一组输入端连接；三态门组I (24)的8个信号输入端与D触发器组(31)的8位数据输出端连接；3_8译码器(20)使能端输入为“I”时，非门组I (21)的输出全部为“0”，三态门组I (24)的8个三态门全部导通，将D触发器组(31)输出的8位数据传输给PLC输出锁存器(4)的DO D7输入端；3-8译码器(20)使能端输入为“O”时，按照3_8译码器(20)的译码输出值，其中I个三态门输出为高阻状态，其它7个三态门导通，将D触发器组(31)输出的7位数据传输给PLC输出锁存器(4)的DO D7所对应的输入端； 三态门组II (25)包括8个三态门和使能控制电路，三态门组II (25)的8个控制端与3-8译码器(20)的译码输出端连接；8个信号输入端与写入位信息存储模块(IV)的位信息输出端连接，三态门组II (25)的使能端和或门111(23)的输出端连接；三态门组II (25)的8个信号输出端与PLC输出端口与输出锁存器(I )D0 D7的低8位数据输入端，三态门组I(24)的8个输出端，二选一 8路选通器(30)的一组输入端连接；使能端输入为“I”时，三态门组II (25)不被使能，三态门组II (25)的8路输出全部为高阻状态，在脉冲①和脉冲②的作用下，使能端输入为“0”，按照3-8译码器(20)的译码输出值，其中I个三态门导通，将写入位信息存储模块(IV)的D触发器(18)输出的位信息传输给PLC输出端口与输出锁存器(I )D0 D7的低8位数据输入端相对应的输入端，其它7个三态门输出为高阻状态； 或门IV(26)的一个输入端与地址命令写入模块(III)高速输出位信息命令输出端连接，一个输入端与脉冲分配器(VD)的脉冲②输出端连接，或门IV(26)的输出端和与门VD(28)的一个输入端，与门VDK29)的一个输入端连接； 或门V (27)的一个输入端与地址命令写入模块(III)输出刷新命令输出端连接，一个输入端与脉冲分配器(YD)的脉冲①输出端连接，或门V (27)的输出端和与门ΥΠ(28)的一个输入端连接； 与门ΥΠ(28)的一个输入端和或门IV (26)的输出端连接，一个输入端和或门V (27)的输出端连接，输出端作为低8位数据刷新输出端与PLC输出端口与输出锁存器(I )的低8位数据刷新输入端连接； 与门VDK29)的一个输入端与地址命令写入模块(III)的输出刷新命令输出端连接，一个输入端和或门IV (26)的输出端连接，输出端作为D触发器组(31)写入控制信号与D触发器组(31)连接； 二选一 8路选通器(30)的一组8位数据输入端与三态门组I (24)的输出端，三态门组II(25)的输出端连接，一组8位数据输入端与PLC输出映像存储器(II)的4入η位出存储器(6)的低8位数据输出端连接；选通控制输入端与地址命令写入模块(III)的高速输出位信息命令输出端连接；执行高速输出位信息命令时，选通端为“0”，二选一 8路选通器(30)将PLC输出与输出锁存器(I )的PLC输出锁存器(4)的DO D7的低8位数据传输给D触发器组(31)的8位数据输入端；否则，将PLC输出映像存储器(II)的4入η位出存储器(6)输出的低8位数据传输给D触发器组(31)的8位数据输入端； D触发器组(31)包括8个D触发器；D触发器组(31)的8位数据输入端与二选一 8路选通器(30)的输出端连接；写入控制信号端和与门VDK29)的输出端连接；输出端与三态门组I (24)的输入端连接；执行输出刷新命令时，将PLC输出映像存储器(II)输出的高56位数据传输给PLC输出锁存器(4)存储和输出；输出的低8位数据首先通过二选一 8路选通器(30)传输给D触发器组(31)，此时，高速输出位信息命令线为“1”，3-8译码器(20)的8路输出全部为“1”，三态门组II (25)输出为高阻状态，三态门组I (24)全部为导通状态，低8位数据传输给PLC输出与输出锁存器(I )的PLC输出锁存器(4)的DO D7的低8位数据输入端；在脉冲①的作用下，与门VII(28)输出由“I” 一 “O”，发出低8位数据刷新信息，PLC输出端口与输出锁存器(I )的PLC输出锁存器(4)将PLC输出映像存储器(II)输出的低8位数据存储和输出； 执行高速输出位信息命令时，高速输出位信息命令输入端为“0”，3-8译码器(20)被使能，7路输出为“1”，有I路输出为“0”，非门组I (21)的输出端有I路为“1”，三态门组I(24)对应的I个三态门输出为高阻状态；然后在脉冲①和脉冲②的作用下，三态门组II(25)被使能，相对应的I路三态门导通，将高速输出的位信息从写入位信息存储模块(IV)的D触发器(18)位信息输出端通过三态门组II (25)相对应导通的I路三态门传输给PLC输出与输出锁存器(I )的PLC输出锁存器(4)的DO D7的低8位数据所对应的输入端，其它7位信息来自于三态门组I (24)被导通的7个三态门传输过来的D触发器组(31)的7位数据输出；与门VII (28)在脉冲②的作用下，输出由“ I” 一” O” ;发出低8位数据输出刷新脉冲，PLC输出与输出锁存器(I )的PLC输出锁存器(4)将低8位数据存储和输出。
7.如权利要求6所述的一种输出位信息的读写与时序控制器，其特征在于所述位信息读写控制模块(VI)包括或门VI(32)，三态门(33)，4入I出组合电路控制模块(34)，与门IX (35)，或门VII (36)，2-4译码器(37)，或门组(38)，非门组II (39)，三态门组III (40)，三态门组IV (41)，或门珊(42)，或门IX (43)； 或门VI (32)的一个输入端与PLC系统的RD信号线连接,一个输入端与地址命令写入模块(III)的操作特征译码模块(10)的位信息读取命令输出端连接，输出端和三态门(33)控制端连接； 三态门(33)的控制端和或门VI(32)输出端连接，输入端与4入I出组合电路控制模块(34)的位信息输出端连接；输出端作为位信息输出端与PLC系统数据总线的DO连接； 4入I出组合电路控制模块(34)的4位数据输入端与PLC输出映像存储器(II)的η入4位出存储器(5)的4位数据输出端连接，I位信息输出端与三态门(33)的输入端连接，选通控制端与地址命令写入模块(III)输出的6位Y编号输出端的Y编号低二位输出端连接，Y编号低二位作为上述4入I出组合电路控制模块(34)的输出位信息单元的位地址；在执行位信息读取指令时，在PLC系统RD信号的作用下，将Y编号低二位指定的位单元中的位信息通过三态门(33)的输出端传输到PLC系统数据总线的DO位； 与门ΙΧ(35)的2个输入端分别与脉冲分配器(YD)的脉冲①输出端和脉冲②输出端连接，输出端和或门VIK36)的一个输入端连接； 或门ΥΠ(36)的一个输入端与写入位信息存储模块(IV)的写入位信息信号输出端连接，一个输入端和与门ΙΧ(35)的输出端连接，输出端和或门组(38)的每个或门的输入端连接； 2-4译码器(37)的译码输入端与地址命令写入模块(III)的6位Y编号输出端的Y编号低二位输出端连接；使能输入端与写入位信息存储模块(IV)的写入位信息信号输出端连接，4个译码输出端分别与非门组II (39)的每个非门输入端，或门组(38)的每个或门的输入端连接； 或门组(38 )包括4个双输入或门，或门组(38 )中每个或门的一个输入端和或门VII (36 )的输出端连接，每个或门的另一个输入端与2-4译码器(37)的一个译码输出端连接，4个输出端与三态门组111(40)的控制端连接；上述或门组(38)在满足执行输出位信息和高速输出位信息命令，且处于脉冲①和脉冲②阶段时，输出Y编号低二位的译码值；否则4个或门输出全部为“I”； 非门组II (39)包括4个非门；非门组II (39)的4个输入端与2-4译码器(37)的译码输出端连接，4个输出端与三态门组IV(41)的控制端连接；上述非门组II (39)在满足执行输出位信息和高速输出位信息命令时，输出Y编号低二位的译码值的取反值，仅有I个非门输出为“I”；否则输出全部为“O”； 三态门组111(40)包括4个三态门；三态门组111(40)的4个控制端与或门组(38)的输出端连接，4个位信息输入与写入位信息存储模块(IV)的位信息输出端连接，4个输出端与三态门组IV(41)的4个输出端，PLC输出映像存储器(II)的4入η位出存储器(6)的4位数据输入端连接； 三态门组IV(41)包括4个三态门；三态门组IV(41)的4个控制端和非门组II (39)的输出端连接，4位数据输入端与PLC输出映像存储器(II)的η入4位出存储器(5)的4位数据输出端连接，4位数据输出端与三态门组III (40)的4位数据输出端，PLC输出映像存储器(II)的4入η位出存储器(6)的4位数据输入端连接； 或门VDK42)的一个输入端与写入位信息存储模块(IV)的写入位信息信号输出端连接，一个输入端与脉冲分配器(VD)的脉冲②输出端连接，输出端与4入η位出存储器(6)的4位数据写入脉冲端连接； 或门ΙΧ(43)的一个输入端与写入位信息存储模块(IV)的写入位信息信号输出端连接，一个输入端与脉冲分配器(VD)的脉冲③输出端连接，输出端与η入4位出存储器(5)的η位数据写入脉冲输入端连接； 当不处于执行输出位信息和高速输出位信息命令时，三态门组111(40)的输出全部为高阻状态，三态门组IV (41)全部导通，将η入4位出存储器(5)的4位数据传输给4入η位出存储器(6)的4位数据输入端；在执行输出位信息和高速输出位信息命令时，按照输出Y编号低二位的译码值的取反值将三态门组IV (41)中的其中I个相对应的三态门处于高阻状态，在脉冲①和脉冲②阶段，三态门组111(40)与之对应的I个三态门处于导通状态，将写入位信息存储模块(IV)的D触发器(18)的输出位信息传输给4入η位出存储器(6)与之对应的I个数据输入端；在脉冲②的作用下，将三态门组111(40)和三态门组IV(41)输出组成的4位数据存储到4入η位出存储器(6)中，在脉冲③的作用下，将4入η位出存储器(6)输出的η位数据存储到η入4位出存储器(5)中。
8.如权利要求7所述的一种输出位信息的读写与时序控制器，其特征在于所述脉冲分配器(νπ)作为输出位信息的读写与时序控制器的内部时序控制，用于执行输出刷新、输出位信息命令和高速输出位信息命令的时序控制；脉冲分配器(νπ)的时钟脉冲输入端与PLC系统时钟连接，启动脉冲输入端与写入位信息存储模块(IV)的与门V (19)输出端连接；复位信号输入端与脉冲分配器(VD)的脉冲④复位信号输出端连接；脉冲①输出端和脉冲②输出端与位信息读写控制模块(VI)，高速输出位信息控制器(V)连接；脉冲③输出端与位信息读写控制模块(VI)连接；脉冲④输出端与脉冲分配器(νπ)的复位信号输入端，地址命令写入模块(III)的脉冲④输入端连接； 地址命令写入模块(III)的输出刷新命令输出端由“I”一 “O”时，启动脉冲分配器(νπ)工作，启动脉冲分配器(νπ)工作之后延时半个PLC时钟周期输出脉冲①；执行输出刷新命令过程中，低8位数据输出刷新需要应用脉冲①，而脉冲②，脉冲③没有应用，但脉冲②和脉冲③对各模块的时序控制都必须满足地址命令写入模块(III)的输出位信息命令输出端或高速输出位信息命令输出端为“O’ ； 在执行输出位信息命令输出端或高速输出位信息命令过程中，PLC系统发出第2个WR信号，将需要输出的位信息存储到写入位信息存储模块(IV)的D触发器(18)中，脉冲分配器(YD)在地址命令写入模块(III)的WR2脉冲输出端由“ I” 一 “O”时，启动脉冲分配器(YD)工作，启动脉冲分配器(YD)工作之后延时半个PLC时钟周期输出脉冲①； 当输出脉冲①时 高速输出位信息控制器(V):三态门组II (25)被使能，被选中的三态门导通；如果三态门组II (25)不被使能，其输出一直保持高阻态；其作用避免三态门组II (25)中将被选中导通的三态门与三态门组I (24)与之对应的三态门出现同时导通的状态；向PLC输出端口与输出锁存器(I )的PLC输出锁存器(4)发出低8位数据刷新脉冲； 位信息读写控制模块(VI):三态门组111(40)中被选中的三态门导通；其作用也是避免 三态门组111(40)和三态门组IV(41)同时有一路导通的状态出现； 当输出脉冲②时 高速输出位信息控制器(V):三态门组II (25)继续被使能；在脉冲②的作用下向PLC输出锁存器(4)发出低8位数据输出刷新脉冲，将高速输出位信息写入PLC输出锁存器(4)中；脉冲②结束之后，三态门组II (25)输出全部为高阻状态，高速输出位信息到输出端口的时序控制操作结束； 位信息读写控制模块(W )的输出位信息4个三态门继续被使能；确保写入4入η位出存储器(6)的该四位信息正确，在脉冲②作用下，该4位数据按照地址写入4入η位出存储器(6); 当输出脉冲③时 高速输出位信息控制器(V):未使用； 位信息读写控制模块(VI)的输出位信息在脉冲③作用下，将4入η位出存储器(6)输出的η位数据写入η入4位出存储器(5)中，确保读出位信息操作时能够读出正确的信息；当输出脉冲④时脉冲 复位脉冲分配器(VII)，使得4个脉冲输出端为“ I ”，等待下次的启动信号。
专利摘要一种输出位信息的读写与时序控制器，包括PLC输出端口与输出锁存器，PLC输出映像存储器，地址命令写入模块，写入位信息存储模块，高速输出位信息控制器，位信息读写控制模块和脉冲分配器；该控制器应用FPGA设计硬连接控制电路，实现与PLC执行用户程序指令的并行操作；在实现输出位信息功能时，只需要控制器内部时序2个脉冲控制，第一个脉冲写入PLC输出位信息的命令，第二个脉冲写入位信息，其控制器将在脉冲的作用下独立完成位信息的写入操作；需读取PLC输出位信息时，同样只需2个脉冲控制，第一个脉冲写入读取PLC输出位信息的命令，第二个脉冲即可读出位信息传输到PLC系统数据总线的D0位。提高了PLC执行用户程序的速度。
文档编号G06F13/16GK202677383SQ20122031358
公开日2013年1月16日 申请日期2012年6月30日 优先权日2012年6月30日
发明者李克俭, 蔡启仲, 覃永新, 余玲, 蒋玉新, 张炜, 文家燕 申请人:广西工学院