Plc输出数据刷新、读写与时序控制器的制作方法

专利名称：Plc输出数据刷新、读写与时序控制器的制作方法
技术领域：
本实用新型涉及一种PLC输出数据刷新、读写与时序控制器，尤其涉及一种基于FPGA并行操作控制的特点，应用FPGA设计硬连接控制电路组成的PLC输出数据刷新、读写与时序控制器。
背景技术：
PLC的开关量输出端口的控制主要采用输出锁存器的输出端与输出驱动电路连接，输出锁存器的输入端与输出映像存储器的输出端连接，在PLC输出刷新过程中将输出映像存储器的每个位单元的内容传输给输出锁存器相对应的位单元中；PLC在用户程序执行过程中对输出映像存储器进行读和写操作，对于以4个输出软元件为单位组成一组信息，类似于K3Y4，共有3组信息，即Υ4 Υ7 ；Υ8^Υ11 ;Υ12 Υ15组成12位信息，数据线的最低位DO为Υ4的值；在应用ARM微处理器作为PLC控制核心的系统中，在执行读取这类数据信息的指令时，根据PLC执行操作数类型从输出映像存储器读出8位、16位或32位输出信息，然后在处理子程序中按照指令的要求左移以4为倍数的若干位数据，即将数据信息的首个软元件信息左移至DO位，再将高位不需要的数据位清O ;在执行写入这类数据信息的指令时，需要从输出映像存储器读出8位、16位或32位输出信息暂存在一个寄存器中，然后在处理子程序中按照指令的要求将该寄存器需要写入的信息位清0，保留不需要修改的所有位的信息，再将待写入的信息暂存在另一个寄存器中，并右移以4为倍数的若干位数据，即将待写入数据信息的首个软元件信息右移至到相对应的位，再将高位和低位不需要的数据位清O，然后两个寄存器内容进行或运算，最后传输给输出映像存储器；这样，在PLC执行读取和写入这类数据信息的指令的情况下，应用ARM微处理器作为PLC控制核心的系统中，PLC其处理过程需要执行多条ARM指令，对PLC执行用户程序的速度产生影响，不利于提高PLC执行用户程序的速度。
发明内容本实用新型的目的在于提供一种能够实现并行操作的PLC输出数据刷新、读写与时序控制器；采用该控制器可以实现PLC在执行读取这类数据信息命令时，向PLC输出数据刷新、读写与时序控制器发送一个脉冲写入读取这类数据信息的命令、输出软元件Y编号和Y组值，在控制器内部产生的时序脉冲作用下，自主按照命令要求完成数据的组织，然后控制器向系统发出数据读出请求，系统响应数据读出请求，向控制器发出读脉冲，32位数据即可读入PLC系统；PLC执行写入这类数据信息命令时，一个脉冲写入这类数据信息写入的命令、写入软元件Y编号和Y组值，一个脉冲写入需要写入的32位数据，然后在内部时序脉冲的作用下，自主按照命令要求完成数据写入输出映像存储器的过程；充分应用FPGA的并行操作处理功能，减少了 PLC的微处理器对这类数据读写操作处理的时钟个数，进而大大地提高PLC执行用户程序的速度。解决上述技术问题的技术方案是一种PLC输出数据刷新、读写与时序控制器，包括命令和地址控制模块、32入4位出存储器、4入32位出存储器、数据传送控制模块、PLC输出映像存储器、数据锁存器与输出端口和脉冲发生器；所述命令和地址控制模块分别与32入4位出存储器、4入32位出存储器、数据传送控制模块、PLC输出映像存储器、数据锁存器与输出端口和脉冲发生器连接；所述32入4位出存储器还与数据传送控制模块和PLC输出映像存储器连接；所述4入32位出存储器还与数据传送控制模块和PLC输出映像存储器连接；所述数据传送控制模块还与PLC输出映像存储器和脉冲发生器连接；所述PLC输出映像存储器还与数据锁存器与输出端口连接；所述命令和地址控制模块当系统地址总线的地址值是PLC输出数据刷新、读写与时序控制器的地址值，所述命令和地址控制模块在系统WR信号的作用下，存储命令字经译码输出命令信号，存储输出软元件Y编号和Y组值并予以输出，控制脉冲发生器的启动或复位操作，向32入4位出存储器发出写入32位数据信号，或者向4入32位出存储器发出读出32位数据信号；所述命令和地址控制模块的所有命令输出信号为“O”有效；所述32入4位出存储器在执行数据信息写入命令阶段，在命令和地址控制模块输出32位数据写入信号作用下，将系统数据总线的32位数据存储在32入4位出存储器中，在时序脉冲的控制下，将Y编号和Y组值所规定的4位一组数据逐一存储到PLC输出映像存储器中；所述4入32位出存储器在执行数据信息读取命令阶段，在时序脉冲的控制下，将Y编号和Y组值所规定的4位一组数据逐一存入所述4入32位出存储器中；在系统RD信号的作用下，将32位数据传输到系统数据总线上；所述数据传送控制模块在执行数据信息写入命令阶段，在时序脉冲的控制下，按照Y编号和Y组值所规定的4位一组数据逐一从32入4位出存储器中读出并存储到PLC输出映像存储器中；在执行数据信息读取命令的过程中，按照Y编号和Y组值所规定的4位一组数据逐一从PLC输出映像存储器中读出并存储到4入32位出存储器中；所述数据传送控制模块将Y编号的高m位作为4位一组数据的首地址，Y组值作为4位一组数据的个数；当Y组值减少到O时，表明以4位为一组数据的读写操作完成，所述数据传送控制模块向命令和地址控制模块发出数据读写操作复位信号；所述PLC输出映像存储器在执行数据信息写入命令阶段，以Y编号的高m位作为4位数据的首地址，按照Y组值逐一存储4位为一组的数据；在执行数据信息读取命令阶段，以Y编号的高m位作为4位数据的首地址，按照Y组值逐一输出4位数据；所述数据锁存器与输出端口用于锁存PLC输出信息，驱动PLC外部负载；所述脉冲发生器作为PLC输出数据刷新、读写与时序控制器的内部时序控制模块；脉冲发生器被启动工作后，首先发出脉冲①，然后按照顺序循环发出脉冲②，脉冲③，脉冲④，直到脉冲发生器被复位，其中，脉冲④作为循环启动信号；上述m的取值范围是:m为
3、4 或 5。其进一步技术方案是所述命令和地址控制模块包括模块地址识别器、命令寄存器、操作特征译码器、+1计数器、非门、与门1、与门I1、与门II1、与门IV、或门1、或门I1、或门III和或门IV ;模块地址识别器的模块地址输入端与系统地址总线连接，如果系统地址总线的地址值是本模块的地址值，模块地址识别器输出的CS信号为“0”，否则为“ I ” ;模块地址识别器的CS信号输出端分别与命令寄存器的使能端，+1计数器的使能端，非门的输入端和或门IV的一个输入端连接；命令寄存器的复位输入端和与门I的输出端连接；数据总线输入输出端与系统数据总线连接，获得命令和PLC输出软元件Y编号、Y组值信息；写入脉冲输入端与+1计数器的WRl输出端连接；当复位端信号为“ 1”，在+1计数器的WRl输出端从“ I” 一 “O”信号的作用下，将系统数据总线的信息存储在命令寄存器；当复位端信号为“0”，则复位命令寄存器；命令寄存器被复位时，输出全部为“O”;命令寄存器的操作特征编码输出端与操作特征译码器的操作编码输入端连接，输出命令编码信息；Y组值输出端与数据传送控制模块连接；Υ编号高m位输出端与数据传送控制模块连接；操作特征译码器的命令输出端与数据传送控制模块，PLC输出映像存储器和数据锁存器与输出端口连接；复位命令输出端和与门II的一个输入端连接；数据信息读取命令输出端分别和与门III的一个输入端、或门II的一个输入端连接；数据信息写入命令输出端和或门III的一个输入端连接；输出刷新命令输出端和与门I的一个输入端连接；当命令寄存器被复位输出全部为“0”，则操作特征译码器的4个命令输出端所有的信号为“I” ；当命令寄存器输出为有效命令信息时，则操作特征译码器的4个命令输出端中有一个命令输出端为“0”，其它3个命令输出端为“I” ；+1计数器的复位端和非门的输出端连接，计数输入端与系统WR信号连接，复位端输入为“I”时，在WR脉冲信号作用下，+1计数器进行+1操作，第一个+1操作输出WRl，其值从“I” 一 “O” ;第二个WR计数脉冲使得WRl从“O” 一 “I”，WR2从“I” 一 “O” ;如果模块不被选中，+1计数器被复位，WRl和WR2为“I”状态；+1计数器的WR2输出端和或门III的一个输入端连接；
非门的输出端还和或门I的一个输入端连接；与门I的另一个输入端和或门I的输出端连接，第三个输入端与数据传送控制模块连接；与门II的另一个输入端与系统复位信号线连接；输出端分别和或门I的一个输入端，与门III的一个输入端，PLC输出映像存储器，数据锁存器与输出端口和数据传送控制模块连接，与门II的输出作为命令和地址控制模块的模块复位命令输出端；与门III的另一个输入端和或门III的输出端连接；输出端与脉冲发生器连接，与门III的输出作为命令和地址控制模块的启动信号输出端；与门IV的二个输入端分别和或门I的输出端及数据传送控制模块连接；输出端与脉冲发生器连接；与门IV的输出作为命令和地址控制模块的复位脉冲发生器信号输出端；或门I的另一个输入端与脉冲②输出端连接；或门I输出信号为“O”时，复位命令寄存器和脉冲发生器νπ ；或门II的另一个输入端和数据传送控制模块连接；输出端作为命令和地址控制模块的读出请求信号输出端与系统总线连接，输出端由“I”一 “O”向系统发出读出请求；或门III的输出端还与32入4位出存储器连接，或门III的输出作为命令和地址控制模块的32位数据写入信号输出；或门IV的另一个输入端与系统RD信号线连接；输出端与4入32位出存储器连接；或门IV的输出作为命令和地址控制模块的32位数据读出信号输出；上述m的取值范围是m为3、4或5。所述32 Λ 4位出存储器的32位数据输入端与系统数据总线连接；4位数据输出端与PLC输出映像存储器连接；4位数据地址输入端与数据传送控制模块连接，4位数据地址输入端输入3位地址值；32位数据写入信号输入端和或门III输出端连接。所述4入32位出存储器的4位数据输入端与PLC输出映像存储器连接；32位数据输出端与系统数据总线连接；4位数据地址输入端与数据传送控制模块连接，4位数据地址输入端输入3位地址值；4位数据写入信号输入端与数据传送控制模块连接；32位数据读出信号输入端和或门IV输出端连接。所述数据传送控制模块包括地址计数器1、地址计数器I1、-1计数器、与门V、与门V1、或门V、或门V1、或门Vn和或门VDI;地址计数器I的计数输出端与PLC输出映像存储器的4入η位出存储器和η入4位出存储器的4位数据地址输入端连接，计数输出端输出m位地址值；计数脉冲输入端和或门V的输出端连接；复位输入端和与门VI的输出端连接；预置脉冲输入端与脉冲①输出端连接；计数初值输入端与命令和地址控制模块的Y编号高m位输出端连接；地址计数器I在预置脉冲的作用下，计数输出为Y编号高m位，并将Y编号高m位作为计数初值；地址计数器II的计数输出端与4入32位出存储器III的4位数据地址输入端，32入4位出存储器II的4位数据地址输入端连接，计数输出端输出3位地址值；计数脉冲输入端和或门V的输出端连接；复位输入端和与门VI的输出端连接；地址计数器II复位时，计数输出端为“000”，即计数初值从000H开始；-1计数器的计数输出端和与门VI的一个输入端及或门VDI的一个输入端连接；计数脉冲输入端和或门V的输出端连接；预置脉冲输入端与脉冲①输出端连接；复位输入端和与门VI的输出端连接；在预置脉冲的作用下，计数输出为Y组值，并将Y组值作为计数初值；比如K3Y4，则Y组值为3 ;进行3次减I操作，-1计数器输出为“0”，表示此次读或写操作已完成，发出复位信号 ；_1计数器复位后，计数输出端全为“I”；与门V的二个输入端分别与命令和地址控制模块的数据信息读取命令输出端和数据信息写入命令输出端连接；输出端和或门V的一个输入端连接；与门VI的输出端还与命令和地址控制模块的数据读写操作复位信号输入端连接；其输出作为复位信号复位地址计数器1、地址计数器II，-1计数器、以及复位脉冲发生器、命令和地址控制模块的命令寄存器；或门V的另一个输入端与脉冲③输出端连接；其输出作为地址计数器1、地址计数器II和-1计数器的计数脉冲；或门VI的二个输入端分别与脉冲②输出端和命令和地址控制模块的数据信息写入命令输出端连接；输出端与PLC输出映像存储器连接；或门νπ的二个输入端分别与脉冲②输出端和命令和地址控制模块的数据信息读取命令输出端连接；输出端与4入32位出存储器的4位数据写入信号输入端连接；或门VDI的另一个输入端与命令和地址控制模块的数据信息写入命令输出端连接；输出端与PLC输出映像存储器连接；上述m、n的取值范围是n为32、64或128，m为3、4或5 ;当η为32时，m=3 ;当η为64时，m=4 ;当η为128时，m=5。所述PLC输出映像存储器包括4入η位出存储器，η入4位出存储器；一个是用于存储输入的4位数据和输出η位数据的4入η位出存储器；一个是用于存储输入的η位数据和输出4位数据的η入4位出存储器；4入η位出存储器的η位数据输出端和η入4位出存储器的η位数据输入端以及数据锁存器与输出端口连接；4入η位出存储器的4位数据输入端与32入4位出存储器4位数据输出端连接；4位数据写入信号输入端与数据传送控制模块的或门IV输出端连接；4位数据地址输入端与数据传送控制模块的地址计数器I的计数输出端连接，4位数据地址输入端输入m位地址值；模块复位信号输入端与命令和地址控制模块的与门II的输出端连接；η入4位出存储器的η位数据输入端与4入η位出存储器的η位数据输出端连接4位数据地址输入端与数据传送控制模块的地址计数器I的计数输出端连接；1!位数据写入信号输入端和数据传送控制模块的或门珊的输出端连接；模块复位信号输入端与命令和地址控制模块的与门II的输出端连接；η入4位出存储器的4位数据输出端与4入32位出存储器的4位数据输入端连接；所述PLC输出映像存储器在η位数据写入信号的作用下，将4入η位出存储器输出的η位数据存储在η入4位出存储器中，4入η位出存储器和η入4位出存储器存储相同的η位数据；
所述PLC输出映像存储器在4位数据写入信号的作用下，将4入η位出存储器的4位数据输入端的4位数据存储在地址计数器I的计数输出值指定的m位地址的存储单元中；所述PLC输出映像存储器的η入4位出存储器将地址计数器I的计数输出值指定的m位地址的存储单元中的4位数据输出；所述PLC输出映像存储器的η入4位出存储器和4入η位出存储器在模块复位命令的作用下，将η位存储单元的信息全部复位为“O”，上述m、η的取值范围是η为32、64或128, m为3、4或5 ;当η为32时，m=3 ;当η为64时，m=4 ;当η为128时，m=5。所述数据锁存器与输出端口包括PLC输出端口、输出驱动电路、FPGA输出端口和输出数据锁存器；PLC输出端口的一端与PLC外部负载部件连接，输出驱动电路的输出端与PLC输出端口的另一端连接，输出驱动电路的输入端与FPGA输出端口的一端连接；输出数据锁存器的数据输出端与FPGA输出端口的另一端连接；输出数据锁存器的η位数据输入端与PLC输出映像存储器的η位数据输出端连接；输出数据锁存器的输出刷新信号输入端与命令和地址控制模块的输出刷新命令输出端连接；模块复位信号输入端与命令和地址控制模块的与门II的输出端连接，上述η的取值范围是η为32、64或128。所述脉冲发生器作为PLC输出数据刷新、读写与时序控制器的内部时序控制，用于控制数据信息读取和数据信息写入命令的执行；脉冲发生器的时钟脉冲输入端与系统时钟连接；启动脉冲输入端与命令和地址控制模块的与门III的输出端连接；复位输入端与命令和地址控制模块的与门IV的输出端连接；脉冲①输出端与数据传送控制模块的-1计数器的预置脉冲输入端和地址计数器I的预置脉冲输入端连接；脉冲②输出端与数据传送控制模块的或门VI的一个输入端，或门νπ的一个输入端和命令和地址控制模块的或门I的一个输入端连接；脉冲③输出端与数据传送控制模块的或门V的一个输入端连接；脉冲④输出端与循环启动脉冲输入端连接；[0052]所述脉冲发生器在命令和地址控制模块的模块复位命令，数据信息读取命令和数据信息写入命令的作用下启动脉冲发生器工作，脉冲发生器启动工作之后延时半个系统时钟周期输出脉冲①，然后按照顺序循环发出脉冲②，脉冲③，脉冲④，直到脉冲发生器被复位；当输出脉冲①时地址计数器I将Y编号高m位作为计数初值输出至4入η位出存储器和η入4位出存储器的4位数据地址输入端，Y编号高m位作为写入和读出4位数据的首地址，-1计数器将Y组值作为计数初值，在地址计数器I输出的m位地址值作用下，η入4位出存储器输出4位数据；在地址计数器II输出的3位地址值作用下，32入4位出存储器输出4位数据；当输出脉冲②时在执行数据信息写入命令阶段，将32入4位出存储器输出的4位数据写入4入η位出存储器中；
在执行数据信息读取命令阶段，将η入4位出存储器输出的4位数据写入4入32位出存储器中；在执行模块复位命令阶段，复位命令寄存器；当输出脉冲③时地址计数器I和地址计数器II实施加I操作，地址计数器I从Y编号高m位的计数初值开始加I ;-1计数器实施减I操作计数器从Y组值的计数初值开始减1，当-1计数器的输出为“O”时，发出复位信号，分别对地址计数器1、地址计数器11、-1计数器、命令寄存器和脉冲发生器实施复位操作；在执行数据信息读取阶段，还向系统发出读出数据的请求；当输出脉冲④时脉冲发生器循环启动脉冲，脉冲发生器重复依次发出脉冲②，脉冲③、脉冲④；上述m、n的取值范围是n为32、64或128，m为3、4或5 ;当η为32时，m=3 ;当η 为 64 时，m=4 ;当 η 为 128 时，m=5。由于采用以上结构，本实用新型之PLC输出数据刷新、读写与时序控制器具有以下有益效果一、具有自主组织数据的功能本实用新型中，控制器根据读写数据命令的要求，自主组织数据，将4个输出软元件为单位组成一组信息，由若干组信息组成一个数据，比如K3Y4，Y组值为3，首个软元件Y的编号为4，需要读出或写入的软元件Y为ΥΓΥ7、Υ8 Υ11、Υ12 Υ15 ;在控制器内部的脉冲发生器的脉冲作用下，执行数据信息读取命令，控制器将数据按照4个输出Y软元件为单位组成一组信息分3次写入4入32位出存储器；执行数据信息写入命令，控制器将数据按照4个输出Y软元件为单位组成一组信息分3次从32入4位出存储器读出，分3次写入4入η位出存储器；其过程是控制器独立完成，上述η为32、64或128。二、写入数据操作时间短本实用新型中，控制器具有自主组织数据的功能，写入32位数据操作只需要2个系统WR脉冲信号，一是写入操作命令、输出软元件Y编号和Y组值；二是写入需要写入的数据，启动脉冲发生器，在控制器内部的脉冲发生器的脉冲作用下将数据按照命令的要求写入输出映像存储器，其命令执行操作过程不需要PLC系统参与控制。三、读出数据操作简便本实用新型中，控制器具有自主组织数据的功能，读出32位数据操作只需要写入操作命令、输出软元件Y编号和Y组值；启动脉冲发生器，在模块内部脉冲发生器的脉冲作用下将读出的数据按照命令的要求进行组织，其过程是模块独立完成，需要读入的数据全部存储在4入32位出存储器中之后，发出读出请求信号，PLC系统响应读出请求发出系统RD信号，读出数据发送给系统数据总线；由于输出数据的组织是模块自主完成，充分利用了 FPGA并行操作的功能。四、系统性价比高本实用新型以FPGA的硬连接控制电路为核心，既达到扩展PLC输出口的目的，也达到输出端口信息处理并行操作的目的，对于输出端口信息的刷新只需要发送一条命令即可完成，上电复位模块能够自动完成对输出锁存器和输出映像存储器的操作，对于读取输出信息和写入数据的数据组织完全由模块自主完成，充分利用了 FPGA并行操作的功能，简化了 PLC系统微处理器的程序，提高了 PLC执行命令序列的速度，使得该小型可编程控制器的控制功能与性能增强，具备较高的性价比。
以下结合附图和实施例对本实用新型之PLC输出数据刷新、读写与时序控制器之技术特征作进一步的说明。

图1 :本实用新型之PLC输出数据刷新、读写与时序控制器的系统框图；图2 :本实用新型之PLC输出数据刷新、读写与时序控制器的命令和地址控制模块结构连接图；图3 :本实用新型之PLC输出数据刷新、读写与时序控制器的数据传送控制模块连接图；图4 :本实用新型之PLC输出数据刷新、读写与时序控制器的数据锁存器与输出端口连接图；图5 :本实用新型之PLC输出数据刷新、读写与时序控制器的脉冲发生器的脉冲输出波形图；图6 :本实用新型实施例二之PLC输出数据刷新、读写与时序控制器的系统结构框图；图7 :本实用新型实施例三之PLC输出数据刷新、读写与时序控制器的系统结构框图。图中I一命令和地址控制模块，II一32入4位出存储器，III一4入32位出存储器，IV—数据传送控制模块，V-PLC输出映像存储器，VI—数据锁存器与输出端口，Vn—脉冲发生器；I一模块地址识别，2—命令寄存器，3—操作特征译码器，4一+1计数器，5—非门，6—与门I，7—与门II，8—与门III，9一与门IV，10—或门I，11一或门II，12—或门III，13—或门IV，14一地址计数器I，15—地址计数器II，16— -1计数器，17—与门V，18—与门VI，19—或丨I V , 20—或丨1A/I 21—或丨IVII 22—或丨]珊，23—4入η位出存储器，24—η入4位出存储器，25—PLC输出端口，26—输出驱动电路，27—FPGA输出端口，28—输出数据锁存器。文中缩略语说明PLC — Programmable Logical Controller,可编程逻辑控制器，简称可编程控制器；FPGA — Field Programmable Gate Array,现场可编程门阵列；RD信号一 READ信号，读信号；CS信号一 Chip Select信号,片选信号；WR信号一WRITE信号，写信号。模块端口说明命令和地址控制t旲块1:1 a 旲块复位命令输出纟而;I b :输出刷新命令输出立而；
IC :数据信息读取命令输出端；I d :数据信息写入命令输出端；I e :Y组值输出端；I f :
Y编号高m位输出端；I g :启动信号输出端；I h :复位脉冲发生器信号输出端；I1:32位数据写入信号输出端；I j :32位数据读出信号输出端；I k :数据读写操作复位信号输入端；I1:系统RD信号输入端；I m :读出请求信号输出端；I η :系统WR信号输入端；I ο :数据总线输入输出端；I P :模块地址输入端；I q :系统复位信号输入端；I r :脉冲②输入端;32入4位出存储器II II a :4位数据地址输入端；II b :4位数据输出端；II c 32位数据写入信号输入端；II d 32位数据输入端；4入32位出存储器III JIIa :4位数据地址输入端JIIb :4位数据写入信号输入端；
IIIc 4位数据输入端JII d 32位数据输出端JII e 32位数据读出信号输入端；数据传送控制模块IV IV a η Λ 4位出存储器η位数据写入信号输出端；IV b :4位数据地址输出端；IV C 4Λη位出存储器4位数据写入信号输出端；IV d 4位数据3位地址输出端；IV e :预置脉冲输入端；IV f :脉冲②输入端；IV g :脉冲③输入端；IV h :4入32位出存储器写入4位数据信号输出端；IV1:数据读写操作复位信号输出端；IV j :模块复位信号输入端；IV k :Y组值输入端；IV1:数据信息写入命令输入端；IV m :数据信息读取命令输入端；IV η :Y编号高m位输入端；PLC输出映像存储器V V a :n位数据写入信号输入端；V b :模块复位信号输入端；V C :n位数据输出端；V d :4位数据输入端；V e :4位数据写入信号输入端；V f :4位数据地址输入端；V g :模块复位信号输入端；V h :4位数据输出端；V1:4位数据地址输入端;数据锁存器与输出端口 VI VI a n位数据输入端；VI b :模块复位信号输入端；VI c :输出刷新信号输入端；脉冲发生器VII ΥΠ a :脉冲①输出端；ΥΠ b :脉冲②输出端；ΥΠ c :脉冲③输出端；vn d :脉冲④输出端；VD e :系统时钟输入端；VD f :启动脉冲输入端；VD g :复位信号输入端；vn h :循环启动信号输入端。图中m、n的取值范围是n为32、64或128，m为3、4或5 ;当η为32时，m=3 ;当η 为 64 时，m=4 ;当 η 为 128 时，m=5。
具体实施方式
实施例一一种64位PLC输出数据刷新、读写与时序控制器。如图1所示，该控制器包括命令和地址控制模块I ;32入4位出存储器II ;4入32位出存储器III;数据传送控制模块IV ;PLC输出映像存储器V ;数据锁存器与输出端口VI和脉冲发生器νπ ；所述命令和地址控制模块I分别与32入4位出存储器I1、4入32位出存储器II1、数据传送控制模块IV、PLC输出映像存储器V、数据锁存器与输出端口 VI和脉冲发生器VII连接；所述32入4位出存储器II还与数据传送控制模块IV和PLC输出映像存储器V连接；所述4入32位出存储器III还与数据传送控制模块IV和PLC输出映像存储器V连接；所述数据传送控制模块IV还与PLC输出映像存储器V和脉冲发生器Vn连接；所述PLC输出映像存储器V还与数据锁存器与输出端口VI连接；所述命令和地址控制模块I当系统地址总线的地址值是PLC输出数据刷新、读写与时序控制器的地址值，所述命令和地址控制模块I在系统WR信号的作用下，存储命令字经译码输出命令信号，存储输出软元件Y编号和Y组值并予以输出，控制脉冲发生器νπ的启动或复位操作，向32入4位出存储器II发出写入32位数据信号，或者向4入32位出存储器III发出读出32位数据信号；所述命令和地址控制模块I的所有命令输出信号为“O”有效；所述32入4位出 存储器II在执行数据信息写入命令阶段，在命令和地址控制模块I输出32位数据写入信号作用下，将系统数据总线的32位数据存储在32入4位出存储器
II中，在时序脉冲的控制下，将Y编号和Y组值所规定的4位一组数据逐一存储到PLC输出映像存储器V中；所述4入32位出存储器III在执行数据信息读取命令阶段，在时序脉冲的控制下，将Y编号和Y组值所规定的4位一组数据逐一存入所述4入32位出存储器III中；在系统RD信号的作用下，将32位数据传输到系统数据总线上；所述数据传送控制模块IV在执行数据信息写入命令阶段，在时序脉冲的控制下，按照Y编号和Y组值所规定的4位一组数据逐一从32入4位出存储器II中读出并存储到PLC输出映像存储器V中；在执行数据信息读取命令的过程中，按照Y编号和Y组值所规定的4位一组数据逐一从PLC输出映像存储器V中读出并存储到4入32位出存储器III中；所述数据传送控制模块IV将Y编号的高4位作为4位一组数据的首地址，Y组值作为4位一组数据的个数；当Y组值减少到O时，表明以4位为一组数据的读写操作完成，所述数据传送控制模块IV向命令和地址控制模块I发出数据读写操作复位信号；所述PLC输出映像存储器V在执行数据信息写入命令阶段，以Y编号的高4位作为4位数据的首地址，按照Y组值逐一存储4位为一组的数据；在执行数据信息读取命令阶段，以Y编号的高4位作为4位数据的首地址，按照Y组值逐一输出4位数据；(参见图1、图2、图3，对于本实施例而言，m为4)所述数据锁存器与输出端口 VI用于锁存PLC输出信息，驱动PLC外部负载；所述脉冲发生器νπ作为PLC输出数据刷新、读写与时序控制器的内部时序控制模块；脉冲发生器νπ被启动工作后，首先发出脉冲①，然后按照顺序循环发出脉冲②，脉冲③，脉冲④，直到脉冲发生器νπ被复位，其中，脉冲④作为循环启动信号(参见图1)。如图2所示，所述命令和地址控制模块I包括模块地址识别器1、命令寄存器2、操作特征译码器3、+1计数器4、非门5、与门I 6、与门II 7、与门III 8、与门IV 9、或门I 10、或门II 11、或门III 12和或门IV 13 ;模块地址识别器I的模块地址输入端与系统地址总线连接，如果系统地址总线的地址值是本模块的地址值，模块地址识别器I输出的CS信号为“0”，否则为“ I ” ;模块地址识别器I的CS信号输出端分别与命令寄存器2的使能端，+1计数器4的使能端，非门5的输入端和或门IV 13的一个输入端连接；命令寄存器2的复位输入端和与门I 6的输出端连接；数据总线输入输出端与系统数据总线连接，获得命令和PLC输出软元件Y编号、Y组值信息；写入脉冲输入端与+1计数器4的WRl输出端连接；当复位端信号为“1”，在+1计数器4的WRl输出端从“I”一“O”信号的作用下，将系统数据总线的信息存储在命令寄存器2;当复位端信号为“0”，则复位命令寄存器2 ;命令寄存器2被复位时，输出全部为“O”;命令寄存器2的操作特征编码输出端与操作特征译码器3的操作编码输入端连接，输出命令编码信息；Υ组值输出端与数据传送控制模块IV连接；Υ编号高4位输出端与数据传送控制模块IV连接；(参见图1、图2、图3，对于本实施例而言，图中m为4)操作特征译码器3的命令输出端与数据传送控制模块IV，PLC输出映像存储器V和数据锁存器与输出端口VI连接；复位命令输出端和与门II 7的一个输入端连接；数据信息读取命令输出端分别和与门III 8的一个输入端、或门II 11的一个输入端连接；数据信息写入命令输出端和或门III12的一个输入端连接；输出刷新命令输出端和与门I 6的一个输入端连接；当命令寄存器2被复位输出全部为“0”，则操作特征译码器3的4个命令输出端所有的信号为“I”;当命令寄存器2输出为有效命令信息时，则操作特征译码器3的4个命令输出端中有一个命令输出端为“0”，其它3个命令输出端为“I” ；+1计数器4的复位端和非门5的输出端连接，计数输入端与系统WR信号连接，复位端输入为“I”时，在WR脉冲信号作用下，+1计数器4进行+1操作，第一个+1操作输出WRl，其值从“ I ” 一 “ O ” ；第 二个WR计数脉冲使得WRl从“ O ” 一 “ I ”，WR2从“ I ” 一 “ O ” ;如果模块不被选中，+1计数器4被复位，WRl和WR2为“I”状态；+1计数器4的WR2输出端和或门III 12的一个输入端连接；非门5的输出端还和或门I 10的一个输入端连接；与门I 6的另一个输入端和或门I 10的输出端连接，第三个输入端与数据传送控制丰吴块IV连接；与门II 7的另一个输 入端与系统复位信号线连接；输出端分别和或门I 10的一个输入端，与门III 8的一个输入端，PLC输出映像存储器V，数据锁存器与输出端口VI和数据传送控制模块IV连接，与门II 7的输出作为命令和地址控制模块I的模块复位命令输出端；与门III 8的另一个输入端和或门III 12的输出端连接；输出端与脉冲发生器Vn连接，与门III 8的输出作为命令和地址控制模块I的启动信号输出端；与门IV9的二个输入端分别和或门I 10的输出端及数据传送控制模块IV连接；输出端与脉冲发生器Vn连接；与门IV 9的输出作为命令和地址控制模块I的复位脉冲发生器信号输出端；或门I 10的另一个输入端与脉冲②输出端连接；或门I 10输出信号为“O”时，复位命令寄存器2和脉冲发生器VII ；或门II 11的另一个输入端和数据传送控制模块IV连接；输出端作为命令和地址控制模块I的读出请求信号输出端与系统总线连接，输出端由“I”一 “O”向系统发出读出请求；或门III12的输出端还与32入4位出存储器II连接，或门III12的输出作为命令和地址控制模块I的32位数据写入信号输出；或门IV 13的另一个输入端与系统RD信号线连接；输出端与4入32位出存储器III连接；或门IV 13的输出作为命令和地址控制模块I的32位数据读出信号输出。所述32入4位出存储器II的32位数据输入端与·系统数据总线连接；4位数据输出端与PLC输出映像存储器V连接；4位数据地址输入端与数据传送控制模块IV连接，4位数据地址输入端输入3位地址值；32位数据写入信号输入端和或门III12输出端连接(参见图3)。所述4入32位出存储器III的4位数据输入端与PLC输出映像存储器V连接；32位数据输出端与系统数据总线连接；4位数据地址输入端与数据传送控制模块IV连接，4位数据地址输入端输入3位地址值；4位数据写入信号输入端与数据传送控制模块IV连接；32位数据读出信号输入端和或门IV 13输出端连接(参见图3)。所述数据传送控制模块IV包括地址计数器I 14、地址计数器II 15、-1计数器16、与门V 17、与门VI 18、或门V 19、或门VI 20、或门Vn 21和或门VDI 22 ;地址计数器I 14的计数输出端与PLC输出映像存储器V的4入64位出存储器23和64入4位出存储器24的4位数据地址输入端连接，计数输出端输出4位地址值；计数脉冲输入端和或门V 19的输出端连接；复位输入端和与门VI 18的输出端连接；预置脉冲输入端与脉冲①输出端连接；计数初值输入端与命令和地址控制模块I的Y编号高4位输出端连接；地址计数器I 14在预置脉冲的作用下，计数输出为Y编号高4位，并将Y编号高4位作为计数初值；(参见图3，对于本实施例而言，图中η为64，m为4)地址计数器II 15的计数输出端与4入32位出存储器III的4位数据地址输入端和32入4位出存储器II的4位数据地址输入端连接，计数输出端输出3位地址值；计数脉冲输入端和或门V 19的输出端连接；复位输入端和与门VI 18的输出端连接；地址计数器
II15复位时，计数输出端为“000”，即计数初值从000H开始；-1计数器16的计数输出端和与门VI 18的一个输入端及或门VDI 22的一个输入端连接；计数脉冲输入端和或门V 19的输出端连接；预置脉冲输入端与脉冲①输出端连接；复位输入端和与门VI18的输出端连接；在预置脉冲的作用下，计数输出为Y组值，并将Y组值作为计数初值；比如K3Y4，则Y组值为3 ;进行3次减I操作，-1计数器16输出为“0”，表示此次读或写操作已完成，发出复位信号；_1计数器16复位后，计数输出端全为“I” ；与门V 17的二个输入端分别与命令和地址控制模块I的数据信息读取命令输出端和数据信息写入命令输出端连接；输出端和或门V 19的一个输入端连接；与门VI 18的输出端还与命令和地址控制模块I的数据读写操作复位信号输入端连接；其输出作为复位信号复位地址计数器I 14、地址计数器II 15，-1计数器16、以及复位脉冲发生器νπ、命令和地址控制模块I的命令寄存器2 ；或门V 19的另一个输入端与脉冲③输出端连接；其输出作为地址计数器I 14、地址计数器II 15和-1计数器16的计数脉冲；或门VI 20的二个输入端分别与脉冲②输出端和命令和地址控制模块I的数据信息写入命令输出端连接；输出端与PLC输出映像存储器V连接；或门VII 21的二个输入端分别与脉冲②输出端和命令和地址控制模块I的数据信息读取命令输出端连接；输出端与4入32位出存储器III的4位数据写入信号输入端连接；或门VDI 22的另一个输入端与命令和地址控制模块I的数据信息写入命令输出端连接；输出端与PLC输出映像存储器V连接。所述PLC输出映像存储器V包括4入64位出存储器23，64入4位出存储器24 ；一个是用于存储输入的4位数据和输出64位数据的4入64位出存储器23 ;—个是用于存储输入的64位数据和输出4位数据的64入4位出存储器24 ；4 Λ 64位出存储器23的64位数据输出端和64入4位出存储器24的64位数据输入端以及数据锁存器与输出端口 VI连接；4入64位出存储器23的4位数据输入端与32入4位出存储器II 4位数据输出端连接；4位数据写入信号输入端与数据传送控制模块IV的或门IV 20输出端连接；4位数据地址输入端与数据传送控制模块IV的地址计数器I 14的计数输出端连接，4位数据地址输入端输入4位地址值；模块复位信号输入端与命令和地址控制模块I的与门II 7的输出端连接；64 Λ 4位出存储器24的64位数据输入端与4入64位出存储器23的64位数据输出端连接4位数据地址输入端与数据传送控制模块IV的地址计数器I 14的计数输出端连接，4位数据地址输入端输入4位地址值；64位数据写入信号输入端和数据传送控制模块IV的或门珊22的输出端 连接；模块复位信号输入端与命令和地址控制模块I的与门II 7的输出端连接；64入4位出存储器24的4位数据输出端与4入32位出存储器III的4位数据输入端连接；所述PLC输出映像存储器V在64位数据写入信号的作用下，将4入64位出存储器23输出的64位数据存储在64入4位出存储器24中，4入64位出存储器23和64入4位出存储器24存储相同的64位数据；所述PLC输出映像存储器V在4位数据写入信号的作用下，将4入64位出存储器23的4位数据输入端的4位数据存储在地址计数器I 14的计数输出值指定的4位地址的存储单元中；所述PLC输出映像存储器V的64入4位出存储器24将地址计数器I 14的计数输出值指定的4位地址的存储单元中的4位数据输出；所述PLC输出映像存储器V的64入4位出存储器24和4入64位出存储器23在模块复位命令的作用下，将64位存储单元的信息全部复位为“O”，(参见图3和图4，对于本实施例而言，图中η为64, m为4)。所述数据锁存器与输出端口VI包括PLC输出端口 25、输出驱动电路26、FPGA输出端口 27和输出数据锁存器28 ；PLC输出端口 25的一端与PLC外部负载部件连接，输出驱动电路26的输出端与PLC输出端口 25的另一端连接，输出驱动电路26的输入端与FPGA输出端口 27的一端连接；[0147]输出数据锁存器28的数据输出端与FPGA输出端口 27的另一端连接；输出数据锁存器28的64位数据输入端与PLC输出映像存储器V的64位数据输出端连接；输出数据锁存器28的输出刷新信号输入端与命令和地址控制模块I的输出刷新命令输出端连接；模块复位信号输入端与命令和地址控制模块I的与门II 7的输出端连接，(参见图3和图4，对于本实施例而言，图中η为64, m为4)。所述脉冲发生器VII作为PLC输出数据刷新、读写与时序控制器的内部时序控制，用于控制数据信息读取和数据信息写入命令的执行；脉冲发生器νπ的时钟脉冲输入端与系统时钟连接；启动脉冲输入端与命令和地址控制模块I的与门III 8的输出端连接；复位输入端与命令和地址控制模块I的与门IV 9的输出端连接；脉冲①输出端与数据传送控制模块IV的-1计数器16的预置脉冲输入端和地址计数器I 14的预置脉冲输入端连接；脉冲②输出端与数据传送控制模块IV的或门VI 20的一个输入端,或门VII 21的一个输入端和命令和地址控制模块I的或门I 10的一个输入端连接；脉冲③输出端与数据传送控制模块IV的或门V 19的一个输入端连接；脉冲④输出端与循环启动脉冲输入端连接(参见图2和图3)；所述脉冲发生器VII在命令和地址控制模块I的模块复位命令，数据信息读取命令和数据信息写入命令的作用下启动脉冲发生器νπ工作，脉冲发生器νπ启动工作之后延时半个系统时钟周期输出脉冲①，然后按照顺序循环发出脉冲②，脉冲③，脉冲④，直到脉冲发生器(νπ)被复位；当输出脉冲①时地址计数器I 14将Y编号高4位作为计数初值输出至4入64位出存储器23和64 Λ 4位出存储器24的4位数据地址输入端，Y编号高4位作为写入和读出4位数据的首地址，-1计数器16将Y组值作为计数初值，在地址计数器I 14输出的4位地址值作用下，64 Λ 4位出存储器24输出4位数据；在地址计数器II 15输出的3位地址值作用下，32 Λ 4位出存储器II输出4位数据；当输出脉冲②时在执行数据信息写入命令阶段，将32入4位出存储器II输出的4位数据写入4入64位出存储器23中；在执行数据信息读取命令阶段，将64入4位出存储器24输出的4位数据写入4入32位出存储器III中；在执行模块复位命令阶段，复位命令寄存器；当输出脉冲③时地址计数器I 14和地址计数器II 15实施加I操作，地址计数器I 14从Y编号高4位的计数初值开始加I ;_1计数器16实施减I操作；-1计数器16从Y组值的计数初值开始减1，当-1计数器16的输出为“O”时，发出复位信号，分别对地址计数器I 14、地址计数器II 15、-1计数器16、命令寄存器2和脉冲发生器VII实施复位操作；在执行数据信息读取阶段，还向系统发出读出数据的请求；当输出脉冲④时脉冲发生器νπ循环 启动脉冲，脉冲发生器νπ重复依次发出脉冲②，脉冲③、脉冲④。(参见图3和图4，对于本实施例而言，图中η为64，m为4)实施例二 一种128位输出数据刷新、读写与时序控制器(参见图6)。实施例二是本实用新型实施例一的一种变换结构，该128位输出数据刷新、读写与时序控制器的基本结构同实施例一；所不同之处在于该128位输出数据刷新、读写与时序控制器的数据锁存器与输出端口 VI的PLC输出端口 25从YOO Y63增加到Y000 Yl27，所述数据锁存器与输出端口 VI的输出驱动电路26、FPGA输出端口 27、输出数据锁存器28都从64位变换为128位；所述命令和地址控制模块I的Y编号高4位输出端变换成Y编号高5位输出端；所述PLC输出映像存储器V的64入4位出存储器24变换为128入4位出存储器24，4入64位出存储器23变换为4入128位出存储器23，4位数据地址输入端的4根地址线变换为5根地址线；4位地址计数器I 14变换为5位地址计数器I 14 ;与实施例一相比，128位输出数据刷新、读写与时序控制器的PLC输出端口 I由驱动64个外部负载转换成驱动128个外部负载，增加了输出端口，对于本实施例而言，图1 图4中的η为128，m=5。实施例三一种32位输出数据刷新、读写与时序控制器(参见图7)。实施例三也是本实用新型实施例一的一种变换结构，该32位输出数据刷新、读写与时序控制器的基本结构同实施例一；所不同之处在于该32位输出数据刷新、读写与时序控制器的数据锁存器与输出端口 VI的PLC输出端口 25从YOO Y63减少到YOO Y31，所述数据锁存器与输出端口 VI的输出驱动电路26、FPGA输出端口 27、输出数据锁存器28都从64位变换为32位；所述命令和地址控制模块I的Y编号高4位输出端变换成Y编号高3位输出端；所述PLC输出映像存储器V的64入4位出存储器5变换为32入4位出存储器24，4 Λ 64位出存储器6变换为4入32位出存储器23，4位数据地址输入端的4根地址线变换为3根地址线；4位地址计数器I 14变换为3位地址计数器I 14 ;与实施例一相t匕，32位输出数据刷新、读写与时序控制器的PLC输出端口1由驱动64个外部负载转换成驱动32个外部负载，减少了输出端口，对于本实施例而言，图1 图4中的η为32，m=3。作为本实用新型实施例的一种变化，其它不违背本实用新型目的的变换也在本实用新型的保护范围之内。
权利要求1.一种PLC输出数据刷新、读写与时序控制器，其特征在于该控制器包括命令和地址控制模块(I )、32入4位出存储器(11)、4入32位出存储器(III)、数据传送控制模块(IV)、PLC输出映像存储器(V)、数据锁存器与输出端口(VI)和脉冲发生器(VD ； 所述命令和地址控制模块(I )分别与32入4位出存储器(II)、4入32位出存储器(III)、数据传送控制模块(IV)、PLC输出映像存储器(V )、数据锁存器与输出端口(VI)和脉冲发生器(νπ)连接； 所述32入4位出存储器(II)还与数据传送控制模块(IV)和PLC输出映像存储器(V)连接； 所述4入32位出存储器(III)还与数据传送控制模块(IV)和PLC输出映像存储器(V)连接； 所述数据传送控制模块(IV)还与PLC输出映像存储器(V)和脉冲发生器(YD)连接； 所述PLC输出映像存储器(V)还与数据锁存器与输出端口(VI)连接； 所述命令和地址控制模块(I )当系统地址总线的地址值是PLC输出数据刷新、读写与时序控制器的地址值，所述命令和地址控制模块(I )在系统WR信号的作用下，存储命令字经译码输出命令信号，存储输出软元件Y编号和Y组值并予以输出，控制脉冲发生器(νπ)的启动或复位操作，向32入4位出存储器(II)发出写入32位数据信号，或者向4入32位出存储器(III)发出读出32位数据信号；所述命令和地址控制模块(I )的所有命令输出信号为“O”有效； 所述32入4位出存储器(II)在执行数据信息写入命令阶段，在命令和地址控制模块(I )输出32位数据写入信号作用下，将系统数据总线的32位数据存储在32入4位出存储器(II)中，在时序脉冲的控制下，将Y编号和Y组值所规定的4位一组数据逐一存储到PLC输出映像存储器(V)中； 所述4入32位出存储器(III)在执行数据信息读取命令阶段，在时序脉冲的控制下，将Y编号和Y组值所规定的4位一组数据逐一存入所述4入32位出存储器(III)中；在系统RD信号的作用下，将32位数据传输到系统数据总线上； 所述数据传送控制模块(IV)在执行数据信息写入命令阶段，在时序脉冲的控制下，按照Y编号和Y组值所规定的4位一组数据逐一从32入4位出存储器(II)中读出并存储到PLC输出映像存储器(V)中；在执行数据信息读取命令的过程中，按照Y编号和Y组值所规定的4位一组数据逐一从PLC输出映像存储器(V)中读出并存储到4入32位出存储器(III)中； 所述数据传送控制模块(IV)将Y编号的高m位作为4位一组数据的首地址，Y组值作为4位一组数据的个数；当Y组值减少到O时，表明以4位为一组数据的读写操作完成，所述数据传送控制模块(IV)向命令和地址控制模块(I )发出数据读写操作复位信号； 所述PLC输出映像存储器(V)在执行数据信息写入命令阶段，以Y编号的高m位作为4位数据的首地址，按照Y组值逐一存储4位为一组的数据；在执行数据信息读取命令阶段，以Y编号的高m位作为4位数据的首地址，按照Y组值逐一输出4位数据； 所述数据锁存器与输出端口(VI)用于锁存PLC输出信息，驱动PLC外部负载； 所述脉冲发生器(YD)作为PLC输出数据刷新、读写与时序控制器的内部时序控制模块；脉冲发生器(νπ)被启动工作后，首先发出脉冲①，然后按照顺序循环发出脉冲②，脉冲③，脉冲④，直到脉冲发生器(νπ)被复位，其中，脉冲④作为循环启动信号；上述m的取值范围是m为3、4或5。
2.如权利要求1所述的PLC输出数据刷新、读写与时序控制器，其特征在于所述命令和地址控制模块(I )包括模块地址识别器(I)、命令寄存器(2)、操作特征译码器(3)、+1计数器(4)、非门(5)、与门I (6)、与门11(7)、与门111(8)、与门IV(9)、或门I (10)、或门II(11)、或门111(12)和或门IV(13);模块地址识别器(I)的模块地址输入端与系统地址总线连接，如果系统地址总线的地址值是本模块的地址值，模块地址识别器(I)输出的CS信号为“0”，否则为“I”;模块地址识别器(I)的CS信号输出端分别与命令寄存器(2)的使能端，+1计数器(4)的使能端，非门(5)的输入端和或门IV(13)的一个输入端连接； 命令寄存器(2)的复位输入端和与门I (6)的输出端连接；数据总线输入输出端与系统数据总线连接，获得命令和PLC输出软元件Y编号、Y组值信息；写入脉冲输入端与+1计数器(4)的WRl输出端连接；当复位端信号为“1”，在+1计数器(4)的WRl输出端从“I”一 “O”信号的作用下，将系统数据总线的信息存储在命令寄存器(2);当复位端信号为“0”，则复位命令寄存器(2);命令寄存器(2)被复位时，输出全部为“O”;命令寄存器(2)的操作特征编码输出端与操作特征译码器(3)的操作编码输入端连接，输出命令编码信息；Y组值输出端与数据传送控制模块(IV)连接；Υ编号高m位输出端与数据传送控制模块(IV)连接； 操作特征译码器(3)的命令输出端与数据传送控制模块(IV)，PLC输出映像存储器(V)和数据锁存器与输出端口(VI)连接；复位命令输出端和与门II (7)的一个输入端连接；数据信息读取命令输出端分别和与门111(8)的一个输入端、或门II (11)的一个输入端连接；数据信息写入命令输出端和或门111(12)的一个输入端连接；输出刷新命令输出端和与门I(6)的一个输入端连接；当命令寄存器(2)被复位输出全部为“0”，则操作特征译码器(3)的4个命令输出端所有的信号为“I” ；当命令寄存器(2)输出为有效命令信息时，则操作特征译码器(3)的4个命令输出端中有一个命令输出端为“0”，其它3个命令输出端为“I” ； +1计数器(4)的复位端和非门(5)的输出端连接，计数输入端与系统WR信号连接，复位端输入为“I”时，在WR脉冲信号作用下，+1计数器(4)进行+1操作，第一个+1操作输出WRl，其值从“ I ” 一 “ O ” ;第二个WR计数脉冲使得WRl从“ O ” 一 “ I ”，WR2从“ I ” 一 “ O ” ;如果模块不被选中，+1计数器(4)被复位，WRl和WR2为“I”状态；+1计数器(4)的WR2输出端和或门111(12)的一个输入端连接； 非门(5)的输出端还和或门I (10)的一个输入端连接； 与门I (6)的另一个输入端和或门I (10)的输出端连接，第三个输入端与数据传送控制模块(IV)连接； 与门II (7)的另一个输入端与系统复位信号线连接；输出端分别和或门I (10)的一个输入端，与门111(8)的一个输入端，PLC输出映像存储器(V)，数据锁存器与输出端口(VI)和数据传送控制模块(IV)连接，与门II (7)的输出作为命令和地址控制模块(I )的模块复位命令输出％5 ; 与门111(8)的另一个输入端和或门111(12)的输出端连接；输出端与脉冲发生器(YD)连接，与门111(8)的输出作为命令和地址控制模块(I )的启动信号输出端； 与门IV (9)的二个输入端分别和或门I (10)的输出端及数据传送控制模块(IV)连接；输出端与脉冲发生器(νπ)连接；与门IV(9)的输出作为命令和地址控制模块(I )的复位脉冲发生器信号输出端； 或门I (10)的另一个输入端与脉冲②输出端连接；或门I (10)输出信号为“O”时，复位命令寄存器(2)和脉冲发生器Vn ； 或门II (11)的另一个输入端和数据传送控制模块(IV)连接；输出端作为命令和地址控制模块(I )的读出请求信号输出端与系统总线连接，输出端由“I”一 “O”向系统发出读出请求； 或门111(12)的输出端还与32入4位出存储器(II)连接，或门111(12)的输出作为命令和地址控制模块(I )的32位数据写入信号输出； 或门IV(13)的另一个输入端与系统RD信号线连接；输出端与4入32位出存储器(III)连接；或门IV(13)的输出作为命令和地址控制模块(I )的32位数据读出信号输出；上述m的取值范围是:m为3、4或5。
3.如权利要求1所述的PLC输出数据刷新、读写与时序控制器，其特征在于所述32入4位出存储器(II )的32位数据输入端与系统数据总线连接；4位数据输出端与PLC输出映像存储器(V )连接；4位数据地址输入端与数据传送控制模块(IV)连接，4位数据地址输入端输入3位地址值；32位数据写入信号输入端和或门111(12)输出端连接。
4.如权利要求1所述的一种PLC输出数据刷新、读写与时序控制器，其特征在于所述4入32位出存储器(III)的4位数据输入端与PLC输出映像存储器(V)连接；32位数据输出端与系统数据总线连接；4位数据地址输入端与数据传送控制模块(IV)连接，4位数据地址输入端输入3位地址值；4位数据写入信号输入端与数据传送控制模块(IV)连接；32位数据读出信号输入端和或门IV (13 )输出端连接。
5.如权利要求1所述的PLC输出数据刷新、读写与时序控制器，其特征在于所述数据传送控制模块(IV)包括地址计数器I (14)、地址计数器II (15)、-1计数器(16)、与门V(17)、与门VK18)、或门V(19)、或门VK20)、或门VD(21)和或门VDK22);地址计数器I(14)的计数输出端与PLC输出映像存储器(V)的4入η位出存储器(23)和η入4位出存储器(24)的4位数据地址输入端连接，计数输出端输出m位地址值；计数脉冲输入端和或门V (19)的输出端连接；复位输入端和与门VK18)的输出端连接；预置脉冲输入端与脉冲①输出端连接；计数初值输入端与命令和地址控制模块(I )的Y编号高m位输出端连接；地址计数器I (14)在预置脉冲的作用下，计数输出为Y编号高m位，并将Y编号高m位作为计数初值； 地址计数器II (15)的计数输出端与4入32位出存储器III的4位数据地址输入端和32入4位出存储器II的4位数据地址输入端连接，计数输出端输出3位地址值；计数脉冲输入端和或门V (19)的输出端连接；复位输入端和与门VK18)的输出端连接；地址计数器II(15)复位时，计数输出端为“000”，即计数初值从000H开始； -1计数器(16)的计数输出端和与门VK18)的一个输入端及或门VDK22)的一个输入端连接；计数脉冲输入端和或门V (19)的输出端连接；预置脉冲输入端与脉冲①输出端连接；复位输入端和与门VK18)的输出端连接；在预置脉冲的作用下，计数输出为Y组值，并将Y组值作为计数初值；比如K3Y4，则Y组值为3 ;进行3次减I操作，-1计数器(16)输出为“0”，表示此次读或写操作已完成，发出复位信号；_1计数器(16)复位后，计数输出端全为“I” ; 与门V (17)的二个输入端分别与命令和地址控制模块(I )的数据信息读取命令输出端和数据信息写入命令输出端连接；输出端和或门V (19)的一个输入端连接； 与门VK18)的输出端还与命令和地址控制模块(I )的数据读写操作复位信号输入端连接；其输出作为复位信号复位地址计数器I (14)、地址计数器II (15)，-1计数器(16)、以及复位脉冲发生器(YD)、命令和地址控制模块(I )的命令寄存器(2)； 或门V (19)的另一个输入端与脉冲③输出端连接；其输出作为地址计数器I (14)、地址计数器II (15)和-1计数器(16)的计数脉冲； 或门VK20)的二个输入端分别与脉冲②输出端和命令和地址控制模块(I )的数据信息写入命令输出端连接；输出端与PLC输出映像存储器(V)连接； 或门ΥΠ(21)的二个输入端分别与脉冲②输出端和命令和地址控制模块(I )的数据信息读取命令输出端连接；输出端与4入32位出存储器(III)的4位数据写入信号输入端连接; 或门VDK22)的另一个输入端与命令和地址控制模块(I )的数据信息写入命令输出端连接；输出端与PLC输出映像存储器(V)连接；上述m、n的取值范围是n为32、64或128，m为3、4或5;当η为32时，m=3 ;当η为64时，m=4 ;当η为128时，m=5。
6.如权利要求1所述的PLC输出数据刷新、读写与时序控制器，其特征在于所述PLC输出映像存储器(V)包括4入η位出存储器(23)，η入4位出存储器(24);—个是用于存储输入的4位数据和输出η位数据的4入η位出存储器(23)个是用于存储输入的η位数据和输出4位数据的η入4位出存储器(24)； 4入η位出存储器(23)的η位数据输出端和η入4位出存储器(24)的η位数据输入端以及数据锁存器与输出端口(VI)连接；4入η位出存储器(23)的4位数据输入端与32入4位出存储器(11)4位数据输出端连接；4位数据写入信号输入端与数据传送控制模块(IV)的或门IV(20)输出端连接；4位数据地址输入端与数据传送控制模块(IV)的地址计数器I(14)的计数输出端连接，4位数据地址输入端输入m位地址值；模块复位信号输入端与命令和地址控制模块(I )的与门II (7)的输出端连接； η入4位出存储器(24)的η位数据输入端与4入η位出存储器(23)的η位数据输出端连接4位数据地址输入端与数据传送控制模块(IV)的地址计数器I (14)的计数输出端连接，4位数据地址输入端输入m位地址值；n位数据写入信号输入端和数据传送控制模块(IV)的或门VDK22)的输出端连接；模块复位信号输入端与命令和地址控制模块(I )的与门II (7)的输出端连接；n入4位出存储器(24)的4位数据输出端与4入32位出存储器(III)的4位数据输入端连接； 所述PLC输出映像存储器(V)在η位数据写入信号的作用下，将4入η位出存储器(23)输出的η位数据存储在η入4位出存储器(24)中，4入η位出存储器(23)和η入4位出存储器(24)存储相同的η位数据； 所述PLC输出映像存储器(V)在4位数据写入信号的作用下，将4入η位出存储器(23)的4位数据输入端的4位数据存储在地址计数器I (14)的计数输出值指定的m位地址的存储单元中；所述PLC输出映像存储器(V)的η入4位出存储器(24)将地址计数器I (14)的计数输出值指定的m位地址的存储单元中的4位数据输出； 所述PLC输出映像存储器(V )的η入4位出存储器(24 )和4入η位出存储器(23 )在模块复位命令的作用下，将η位存储单元的信息全部复位为“O”，上述m、n的取值范围是η 为 32、64 或 128，m 为 3、4 或 5 ;当 η 为 32 时，m=3 ;当 η 为 64 时，m=4 ;当 η 为 128 时，m=5。
7.如权利要求1所述的PLC输出数据刷新、读写与时序控制器，其特征在于所述数据锁存器与输出端口(VI)包括PLC输出端口( 25 )、输出驱动电路(26 )、FPGA输出端口( 27 )和输出数据锁存器(28) ;PLC输出端口(25)的一端与PLC外部负载部件连接，输出驱动电路(26)的输出端与PLC输出端口(25)的另一端连接，输出驱动电路(26)的输入端与FPGA输出端口(27)的一端连接； 输出数据锁存器(28)的数据输出端与FPGA输出端口(27)的另一端连接；输出数据锁存器(28)的η位数据输入端与PLC输出映像存储器(V)的η位数据输出端连接；输出数据锁存器(28)的输出刷新信号输入端与命令和地址控制模块(I )的输出刷新命令输出端连接；模块复位信号输入端与命令和地址控制模块(I )的与门II (7)的输出端连接，上述η的取值范围是η为32、64或128。
8.如权利要求1所述的PLC输出数据刷新、读写与时序控制器，其特征在于所述脉冲发生器(VD作为PLC输出数据刷新、读写与时序控制器的内部时序控制，用于控制数据信息读取和数据信息写入命令的执行；脉冲发生器(νπ)的时钟脉冲输入端与系统时钟连接；启动脉冲输入端与命令和地址控制模块(I )的与门111(8)的输出端连接；复位输入端与命令和地址控制模块(I )的与门IV(9)的输出端连接；脉冲①输出端与数据传送控制模块(IV)的-1计数器(16)的预置脉冲输入端和地址计数器I (14)的预置脉冲输入端连接；脉冲②输出端与数据传送控制模块(IV)的或门VK20)的一个输入端，或门VD(21)的一个输入端和命令和地址控制模块(I )的或门I (10)的一个输入端连接；脉冲③输出端与数据传送控制模块(IV)的或门V (19)的一个输入端连接；脉冲④输出端与循环启动脉冲输入端连接； 所述脉冲发生器(νπ)在命令和地址控制模块(I )的模块复位命令，数据信息读取命令和数据信息写入命令的作用下启动脉冲发生器(VD)工作，脉冲发生器(νπ)启动工作之后延时半个系统时钟周期输出脉冲①，然后按照顺序循环发出脉冲②，脉冲③，脉冲④，直到脉冲发生器(νπ)被复位； 当输出脉冲①时 地址计数器I (14)将Y编号高m位作为计数初值输出至4入η位出存储器(23)和η入4位出存储器(24)的4位数据地址输入端，Y编号高m位作为写入和读出4位数据的首地址，-1计数器(16)将Y组值作为计数初值，在地址计数器I (14)输出的m位地址值作用下，η入4位出存储器(24)输出4位数据；在地址计数器II (15)输出的3位地址值作用下，32 Λ 4位出存储器(II)输出4位数据； 当输出脉冲②时 在执行数据信息写入命令阶段，将32入4位出存储器(II )输出的4位数据写入4入η位出存储器(23)中； 在执行数据信息读取命令阶段，将η入4位出存储器(24)输出的4位数据写入4入32位出存储器(III)中；在执行模块复位命令阶段，复位命令寄存器； 当输出脉冲③时 地址计数器I (14)和地址计数器II (15)实施加I操作，地址计数器I (14)从Y编号高m位的计数初值开始加I ;-1计数器(16)实施减I操作；-1计数器(16)从Y组值的计数初值开始减1，当-1计数器(16)的输出为“O”时，发出复位信号，分别对地址计数器I (14)、地址计数器II (15)、-1计数器(16)、命令寄存器(2)和脉冲发生器(YD)实施复位操作；在执行数据信息读取阶段，还向系统发出读出数据的请求； 当输出脉冲④时 脉冲发生器(νπ)循环启动脉冲，脉冲发生器(νπ)重复依次发出脉冲②，脉冲③、脉冲④； 上述m、η的取值范围是η为32、64或128，m为3、4或5 ;当η为32时，m=3;当η为·64 时，m=4 ;当 η 为 128 时，m=5。
专利摘要一种PLC输出数据刷新、读写与时序控制器，包括命令和地址控制模块、32入4位出存储器、4入32位出存储器、数据传送控制模块、PLC输出映像存储器、数据锁存器与输出端口和脉冲发生器；该控制器应用FPGA设计硬连接控制电路，在内部时序脉冲控制下自主完成输出数据刷新、读写数据命令的操作；在执行数据写入或读出命令时，1个WR信号写入命令和输出软元件Y编号和Y组值；写入命令的第2个WR信号写入数据，控制器按照4位一组数据逐一存储到PLC输出映像存储器；数据读出命令按照4位一组数据组织，发出读出请求信号，系统响应发出RD信号读出数据。该控制器充分利用FPGA并行操作的功能，能自主完成读出和写入数据的操作。
文档编号G06F9/38GK202904557SQ20122058614
公开日2013年4月24日 申请日期2012年11月8日 优先权日2012年11月8日
发明者蔡启仲, 李克俭, 潘绍明, 蒋玉新, 余玲, 张炜, 黄丽敏 申请人:广西工学院