微控制器的虚拟通用输入/输出的制造方法与工艺

微控制器的虚拟通用输入/输出相关申请案的交叉参考本申请案主张2011年9月27日申请的标题为“微控制器的虚拟通用输入/输出(VIRTUALGENERALPURPOSEINPUT/OUTPUTFORAMICROCONTROLLER)”的第61/539,703号美国临时专利申请案的优先权，所述申请案如同在本文中完全陈述而以引用的方式并入本文中。技术领域本发明涉及微控制器，且特定来说，本发明涉及微控制器中的通用输入/输出端口。

背景技术：
通用输入/输出(GPIO)端口一般被理解为微控制器的并行数字输入/输出端口。就当前微控制器而言，由端口(A、B、C等等)组织GPIO功能，其中每一端口具有对其进行控制的一组寄存器输入/输出寄存器。此外，可提供方向寄存器(例如三态控制寄存器)以控制端口是否用于数字输入或数字输出。微控制器日益成为“低引脚计数”装置。因此，当大量外围设备多路复用到每一引脚上时，无法在用户分配专用引脚功能所必需的引脚(例如UART(通用异步接收器/发射器)、SPI(串行外围接口)、I2C(内置集成电路)等等)之后在任何给定端口上实现一到三个以上的GPIO功能。这意味着：当用户需要具有一对以上引脚的相干(原子的，即，能够利用单一CPU指令读取或写入GPIO引脚组)组的GPIO引脚时，所述引脚必须存取多个寄存器以在这些引脚上驱出数据或从这些引脚取样数据。这导致以下限制：例如无法同时将全部GPIO引脚驱动到高或无法同时取样全部GPIO引脚。

技术实现要素：
根据本发明的实施例的系统和方法很大程度上克服现有技术中的这些和其它缺陷。根据实施例的微控制器包含：通用输入/输出(GPIO)端口，其具有耦合到多个外部引脚的多个位；第一组寄存器，其用于提供GPIO端口的第一控制及数据输入/输出功能性中的至少一者；第二组寄存器，其用于提供GPIO端口的第二控制及数据输入/输出功能性中的至少一者；及多路复用器及相关联选择寄存器，所述相关联选择寄存器用于控制所述多路复用器以通过所述第一或第二寄存器组而控制所述GPIO端口。在一些实施例中，第一及第二寄存器组包括读取寄存器、写入寄存器及方向控制寄存器。在一些实施例中，端口包括：可控输出驱动器，其具有与外部引脚耦合的输出；及输入驱动器，其具有与所述外部引脚耦合的输入。在一些实施例中，第一及第二读取寄存器通过第一多路复用器而与所述输入驱动器的输出耦合，第一及第二写入寄存器通过第二多路复用器而与所述输出驱动器的输入耦合，且第一及第二方向控制寄存器通过第三多路复用器而与所述输出驱动器的控制输入耦合。在一些实施例中，微处理器进一步包含外围引脚选择单元，其可操作以将外部引脚可编程地指派于GPIO的第二功能性。根据一些实施例的处理器的输入/输出配置包含：第一多个寄存器，其包括选择性耦合到所述处理器的外部引脚的第一通用输入/输出配置；第二多个寄存器，其包括选择性耦合到所述外部引脚的第二通用输入/输出配置；及控制寄存器，其经可操作地耦合以控制所述第一通用输入/输出配置与所述第二通用输入/输出配置之间的切换。在一些实施例中，输入/输出配置包含至少一个多路复用器，其用于从所述控制寄存器接收控制输入以在所述第一通用输入/输出配置与所述第二通用输入/输出配置之间做出选择。在一些实施例中，所述第一多个寄存器包含第一读取寄存器、第一写入寄存器及第一方向控制寄存器；且所述第二多个寄存器包含第二读取寄存器、第二写入寄存器及第二方向控制寄存器。在一些实施例中，所述至少一个多路复用器包含：第一多路复用器，其用于在所述第一方向控制寄存器与所述第二方向寄存器之间做出选择；及第二多路复用器，其用于在所述第一写入寄存器与所述第二写入寄存器之间做出选择。在一些实施例中，输入/输出配置包含：可控输出驱动器，其具有与所述外部引脚耦合的输出；及输入驱动器，其具有与所述外部引脚耦合的输入。附图说明参考附图，所属领域的技术人员可更好地理解本发明及其许多目的、特征及优点。不同图式中所使用的相同参考符号指示类似或相同项。图1为说明示范性微...