一种实现多通道同步并行传输的方法和系统与流程

本发明涉及通信领域，具体涉及一种实现多通道同步并行传输的方法和系统。

背景技术：
目前，在基于数据双极性编码的码分多址片上网络(CDMA-NoC)系统中，进行多通道同步并行数据传输的能力渐渐被提及，但目前尚未出现相关技术。

技术实现要素：
有鉴于此，本发明的主要目的在于提供一种实现多通道同步并行传输的方法和系统，以实现多通道同步并行传输。为达到上述目的，本发明的技术方案是这样实现的：一种实现多通道同步并行传输的方法，包括：发送端和接收端通过片上网络NoC上的发送口和接收口接入NoC；所述发送口和接收口具有同时、并行进行数据传输的能力；发送端将数据发送到NoC的发送口，发送口将收到的数据编码成双极性数据符号，并将该双极性数据符号用沃尔什Walsh码进行调制；之后NoC将所有发送口的调制符号同步相加混合，再将混合后的信号同步并行地经NoC总线发送到每个接收口；接收口根据其Walsh码从收到的混合数据中解调出双极性数据符号，再将该双极性数据符号解码并送到接收端。其中，发送数据时，每个发送端将位宽为N比特的二进制数据发送到NoC的端口调制器；每个接收口从接收端接收位宽为N比特的二进制数据；所述端口调制器含有K个码道调制器，端口调制器中的K个码道调制器的输出经合并后，再经端口合并器接到NoC内部总线上；来自NoC总线的信号并行地发送到NoC的端口解调器中的K个码道解调器，其中，经K个码道解调器解调后的数据通过并串合成一路。其中，所述码道调制器将来自发送端的N位数据通过编码器转成N+1位的双极性数据符号，并被给定的双极性沃尔什Walsh码调制，使调制后的每个数据符号变成L码片；将其中Q个码片并行传输。其中，调整所述N+1位的双极性数据符号时，由所述码道调制器内的符号调制器将N+1位的双极性数据符号分成两路接到一个二选一开关上，其中一路符号取反；每个双极性数据符号被给定的Walsh码通过二选一开关调制成L个码片；如果对应的码片是+1，则输出直接取输入，否则取反。其中，合并后的所述输出经所述端口合并器接到NoC内部总线上时，端口合并器将来自所有发送口的调制信号混合后发送到NoC内部总线上，并通过该总线发送到所有端口解调器。其中，所述码道解调器接收到来自NoC总线的信号时，执行码道调制器的反运算；来自NoC内部系统总线的混合信号通过所述码道解调器后，被去掉正交码的用户数据的时钟为外围时钟。其中，所述码道调制器内的符号解调器将输入信号分成两路，其中一路取反；并将所述两路信号通过一个由正交码控制的二取一开关发送到累加器上，触发累加器将L个码片(对应一个用户数据)累加，然后将累加的结果除以L以还原用户数据。其中，所述Walsh码由发送口的目的地址唯一指定，每个接收口由一个唯一的Walsh码指定。一种实现多通道同步并行传输的系统，包括具有同时、并行进行数据传输能力的发送口和接收口，还包括设置有所述发送口和接收口的NoC；其中，所述发送口和接收口，用于将发送端和接收端接入NoC；并且，所述发送口，用于接收发送端发送到NoC的数据，并将收到的数据编码成双极性数据符号，并将该双极性数据符号用Walsh码进行调制；所述NoC，用于将所有发送口的调制符号同步相加混合，再将混合后的信号同步并行地经NoC总线发送到每个接收口；所述接收口，用于根据其Walsh码从收到的混合数据中解调出双极性数据符号，再将该双极性数据符号解码并送到接收端。其中，发送数据时，每个发送端用于将位宽为N比特的二进制数据发送到NoC的端口调制器；每个接收口用于从接收端接收位宽为N比特的二进制数据；所述端口调制器含有K个码道调制器，端口调制器中的K个码道调制器的输出经合并后，再经端口合并器接到NoC内部总线上；来自NoC总线的信号并行地发送到NoC的端口解调器中的K个码道解调器，其中，经K个码道解调器解调后的数据通过并串合成一路。其中，所述码道调制器用于将来自发送端的N位数据通过编码器转成N+1位的双极性数据符号，并由给定的双极性Walsh码对所述双极性数据符号进行调制，使调制后的每个数据符号变成L码片；将其中Q个码片并行传输。其中，所述码道调制器包括符号调制器，用于在调整所述N+1位的双极性数据符号时，将N+1位的双极性数据符号分成两路接到一个二选一开关上，其中一路符号取反；每个双极性数据符号被给定的Walsh码通过二选一开关调制成L个码片；如果对应的码片是+1，则输出直接取输入，否则取反。其中，合并后的所述输出经所述端口合并器接到NoC内部总线上时，端口合并器用于将来自所有发送口的调制信号混合后发送到NoC内部总线上，并通过该总线发送到所有端口解调器。其中，所述码道解调器用于在接收到来自NoC总线的信号时，执行码道调制器的反运算；来自NoC内部系统总线的混合信号通过所述码道解调器后，被去掉正交码的用户数据的时钟为外围时钟。其中，所述码道调制器包括符号解调器，用于将输入信号分成两路，其中一路取反；并将所述两路信号通过一个由正交码控制的二取一开关发送到累加器上，触发累加器将L个码片(对应一个用户数据)累加，然后将累加的结果除以L以还原用户数据。其中，所述Walsh码由发送口的目的地址唯一指定，每个接收口由一个唯一的Walsh码指定。本发明为具有重组功能的多核处理器簇实现的多通道同步并行传输网。根据需要，该多核系统可动态的组成若干的处理簇，同一网上不同簇所属的核之间完全隔离；同一簇内所有核间通信完全同步并行，即具有多通道同步并行传输能力；每个NoC端口可动态地分配一个或多个通道以适应不同的通信带宽要求。附图说明图1为本发明实施例的基于数据符号双极性编码的CDMANoC的结构图；图2为本发明实施例的端口调制器(MoD)和解调器(deMoD)的结构图；图3为本发明实施例的码道调制器的结构图；图4为本发明实施例的编码原理示意图；图5为本发明实施例的端口调制器的结构图；图6为本发明实施例的端口合并器的结构图；图7为本发明实施例的端口解调器以及各时钟区的原理示意图；图8为本发明实施例的码道解调器的结构图；图9为本发明实施例的符号解调器的结构图；图10为本发明实施例的NoC各部分总线宽度示意图；图11为本发明实施例实现多通道同步并行传输的流程简图。具体实施方式在多核处理器、多核阵列(或向量)处理器，特别是在可重构多核阵列(或向量)处理群系统中，往往要求核间通信网络提供多通道同步并行通信能力。例如在可重构阵列处理群中，多个阵列(或向量)处理核将动态重构成一个处理簇(cluster)，一个SoC(片上系统)内将有多个这样的处理簇同时并存。此时，要求位于每个簇中的所有阵列核间必须能同时完成同步并行数据交换。但不同簇之间完全隔离。也就是说，片上网络必须同时具有以下功能：同一网上不同簇所属的核之间完全隔离；同一簇内所有核间通信完全同步并行，即多通道同步并行传输能力。同时各通道的传输延迟都相等。动态重构能力，每个NoC端口可动态地分配一个或多个通道以适应不同的通信带宽要求。本发明描述了基于对数据进行双极性编码的CDMA片上网络系统。所有数据发送端和接收端通过该NoC上的TX(发送)口和RX(接收)口接入NoC。这些TX和RX口间可同时、并行地进行数据传输交换。所有有数据发送要求的发送口首先将数据编码成双极性数据符号，然后进一步被一个作为地址使用的正交Walsh(沃尔什)码调制，并且同步并行地发送到NoC上。来自TX口的调制数据被混和在一起后向所有RX口发送(如广播)。每个接收口根据各自指定的Walsh码从收到的混合数据中解调出自身的数据符号，从而完成多端口间的并行同步交换传输。上述技术内容可广泛应用于多核处理器、多核DSP、多核并行阵列处理器等多核芯片内，以进行核间大规模、宽带并行通信。具体而言，基于数据符号双极性编码的CDMANoC的结构如图1所示。NoC由NoC节点和外围端口组成。每个端口有一个发送口和一个接收口。每个发送口通过NoCCDMA调制器接入到NoC上，每个接收口通过解调器接入到NoC上。所有调制器和解调器都连接到NoC的内部总线上。定义Walsh码的码库，该码库中每个Walsh码的长度为L(取值可为任意整数)个码片。码库中所有Walsh码必须完全正交。因此，码长为L的码库最多可提供L组正交码。一个具有L个Walsh码的数据符号双极性编码CDMANoC将最多支持L个接入端口。图2给出了端口MoD和deMoD的结构。每个发送口将位宽为N的二进制数据发送到NoC的端口调制器。每个接收口从NoC接收位宽为N的二进制数据。端口调制器由多个码道调制器和一个码道合并器组成。码道调制器的数量K可根据应用需求确定，但最多不能超过L个，即K≤L。K个码道调制器的输出经合并器合并后，再经端口合并器接到NoC内部总线上。类似地，来自NoC总线的信号并行地发送到端口解调器的每个码道解调器的输入。同样，码道解调器的数量可根据应用需求确定，但最多不能超过L个。这里假设端口解调同样包含K个码道解调器。图3给出每个码道调制器的结构，来自发送口的N位数据首先通过编码器(encoder)转成(N+1)位的双极性码，具体的编码原理见图4。N位位宽的输入数据编码后变成正负对称的双极性数据符号。可以约定当发送口无数据可发时，编码器的输出为全零(在该NoC中，全零用来表示无数据)。编码后的双极性数据符号被给定的双极性Walsh码调制。该Walsh码将作为数据传送的目的地端口的码道解调器地址。调制后，每个数据符号将变成L码片(每个码片为N+1位)，为了提高传送速率，我们可以将Q个码片并行传输，即用串并变换将Q个码片发送到Q条并行输出总线上(每条总线是N+1位宽)。经过这个串并(或时间-空间)变换后，需要L/Q个时钟传送完一个数据符号。图3还给出了时钟区的概念，其中一个时钟区是外围时钟区，该时钟既是外围端口的接入数据时钟，用于调整外围输入/输出数据的传输速率。另外一个时钟区是码片时钟区，用于调整正交码的码片级码率。来自外围端口的用户数据被正交码调制后，时钟将由外围的数据传输时钟提升到码片时钟。还有一个时钟区是NoC节点内部总线时钟区。为了提高NoC的数据传输能力，调制后的用户数据流被发送到Q条并行内部系统总线上进行并行传输。如果该总线的时钟为Rs，码片时钟为Rm，那么Rs＝Rm/Q。图4给出了每个码道调制器内的符号调制器的结构。N+1位的双极性数据符号分成两路接到一个二选一开关上，其中一路符号取反。每个双极性数据符号被给定的Walsh码通过二选一开关调制成L个码片。如果对应的码片是+1，则输出直接取输入，否则取反。从图4可以看出，符号调制器的输入为外部数据时钟，经过二取一开关后，时钟升到码片时钟，如果外围时钟为Rw，则Rm＝LRw。图5给出了端口调制器的结构。经过双极性编码后的数据通过串并分成K路(K为端口拥有的码道数)，每路发送到一个码道调制器。如前所述，每个码道调制器有Q个并行输出，由一个加法器将来自这K个码道的K组信号加起来以完成多码道的信号混合。每条总线混合后位宽由N+1扩展到N+Ceil{Log2K}，混合后的信号就是发送口的输出。图5同样给出了各个时钟区的范围。图6是端口合并器的示意图。合并器的用途是将来自所有发送口的调制信号混合后发送到NoC内部总线上，并通过该总线发送到所有端口解调器。每条来自发送口的总线位宽位为N+Ceil{Log2K}，经过端口合并器后的NoC内部系统Q条总线中每条的位宽增宽到N+Log2L。图7是端口解调器以及各时钟区的示意图。来自NoC内部系统总线的混合信号被每个端口解调器接收到后，通过并串(空时)变换从总线时种提升到码片时钟，即Rm＝QRs。并串转换后的串行数据被平行发送到K个码道解调器上。每个码道解调器的输出(外围用户时钟区)再经过多个解调器的并串合并后送回到外围端口。图8是码道解调器，码道解调器执行码道调制器的反运算。来自NoC内部系统总线的混合信号通过码道解调器后，被去掉正交码的用户数据的时钟为外围时钟。图9给出了每个符号解调器的结构。类似于符号调制器，输入信号分成两路，其中一路取反。这两路信号通过一个由正交码控制的二取一开关发送到一个累加器上。累加器将L个码片(对应一个用户数据)累加，然后将累加的结果除以L以还原用户数据，即CDMA中的解扩。解扩后的用户数据将从解扩前的码片时钟恢复到外围端口的外围端口数据时钟。图10给出了NoC各部分总线宽度。从图中可以看出，每个发送口有两条总线接到NoC输入，一条是位宽为N的数据总线，另一条是位宽为Log2L的地址总线。地址总线给出发送数据的目的地址，该地址即为调制器Walsh码的指针。N比特宽的数据经过码道调制器和码道合并器后，由Q条宽为N+Log2K的总线输出到端口合并器上。来自所有端口的信号在端口合并器内完成合并后，生产位宽为N+Log2L的混合信号，该混合信号被平行地发送到Q条NoC内部系统总线。这Q条系统总线将混合信号发送(如广播)到所有端口解调器上。解调后的信号重新恢复到外围端口能识别的N比特数据。每个端口解调器中的码道解调器有一个可动态重置的正交码，该正交码即是该码道的地址码。混合在系统总线上的信号，如果含有被该正交码调制的数据，则该数据将被以该正交码为地址码的码道解调器解出并被发送到与其相连的接收口。作为一个实施例，表1为数据的双极性编码表，该表假定外围端口的数据位宽为3，双极性编码后，扩展为4位。表中4位全零被用来表示无数据传输。类似的，可以很容易给出任意位宽的数据的双极性编码，这里不再一一列出。表1结合以上描述可知，本发明实现多通道同步并行传输的操作思路可以表示如图11所示的流程，该流程包括以下步骤：步骤1101：发送端和接收端通过NoC上的发送口和接收口接入NoC；所述发送口和接收口具有同时、并行进行数据传输的能力。步骤1102：发送端将数据发送到NoC的发送口，发送口将收到的数据编码成双极性数据符号，并将该双极性数据符号用Walsh码进行调制；之后NoC将所有发送口的调制符号同步相加混合，再将混合后的信号同步并行地经NoC总线发送到每个接收口。步骤1103：接收口根据其Walsh码从收到的混合数据中解调出双极性数据符号，再将该双极性数据符号解码并送到接收端。综上所述可见，无论是方法还是系统，本发明实现多通道同步并行传输的技术具有以下优点：同一网上不同簇所属的核之间完全隔离；同一簇内所有核间通信完全同步并行，即具有多通道同步并行传输能力。同时各通道的传输延迟都相等。动态重构能力，每个NoC端口可动态地分配一个或多个通道以适应不同的通信带宽要求。以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。