信息处理设备、信息处理方法以及程序的制作方法
【专利摘要】本发明公开了一种信息处理设备、信息处理方法以及程序，该信息处理设备包括：多个高速缓存存储器、配置成分别访问该多个高速缓存存储器的多个处理器、以及存储器；在该信息处理设备中，多个处理器中的每个运行程序以用作高速缓存处理单元，该高速缓存处理单元配置成针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。
【专利说明】信息处理设备、信息处理方法以及程序
【技术领域】
[0001]本技术涉及一种信息处理设备、信息处理方法以及程序，并且特别地涉及在设置有使用高速缓存存储器的多个处理器的多处理器系统中可以缩短用于高速缓存处理的时间段而同时抑制硬件的规模的一种信息处理设备、信息处理方法以及程序。
【背景技术】
[0002]当使用高速缓存存储器的处理器经由共享存储器与另一处理器或装置交换数据时，进行高速缓存处理。高速缓存处理包括:针对在高速缓存存储器中所存储的数据，进行传输至共享存储器和丢弃中的至少一个。
[0003]在高速缓存处理中，检测目标数据是否存在于高速缓存存储器中，并且在目标数据存在于高速缓存存储器中的情况下，对该数据进行传输至共享存储器和丢弃中的至少一个。因此，用于高速缓存处理的时间段正比于目标数据的大小。
[0004]由于这个原因，提出了如下发明:在该发明中，在用于高速缓存处理的目标数据的大小大于或等于高速缓存存储器的大小的情况下，对在高速缓存存储器中所存储的全部数据而不是对目标数据进行高速缓存处理。根据这一点，可以避免进行关于目标数据是否存在于高速缓存存储器中的检测，并且可以缩短用于高速缓存处理的时间段。
[0005]另一方面，在设置有使用高速缓存存储器的多个处理器的多处理器系统中要维持各个高速缓存存储器之间数据的一致性。这种一致性通常由硬件所维持。
[0006]但是，在对高速缓存存储器中所存储的全部数据进行高速缓存处理的情况下，因为对于硬件规模的抑制等，存在无法维持各个高速缓存存储器之间数据的一致性的硬件。
[0007]提出了另一发明:在该发明中，在进行图像处理的多处理器系统中，仅在紧邻应用程序的运行之前和紧接应用程序的运行之后，对在高速缓存存储器中所存储的数据进行传输至共享存储器和丢弃，以使得有效地管理高速缓存存储器与共享存储器之间的一致性。(例如，参见日本未审查专利申请公布第2008-204292号)。
【发明内容】
[0008]如上所述，在多处理器系统中，在对高速缓存存储器中所存储的全部数据进行高速缓存处理的情况下，因为对于硬件规模的抑制等，存在无法维持各个高速缓存存储器之间数据的一致性的硬件。因此，在多处理器系统中，在一些情况下不对在高速缓存存储器中所存储的全部数据进行高速缓存处理。
[0009]因此，期望在多处理器系统中，通过对在高速缓存存储器中所存储的全部数据进行高速缓存处理来缩短用于高速缓存处理的时间段而同时抑制硬件的规模。
[0010]鉴于上述情形提出了本技术，并且期望在多处理器系统中，缩短用于高速缓存处理的时间段而同时抑制硬件的规模。
[0011]根据本技术的实施例的信息处理设备包括:多个高速缓存存储器、配置成分别访问多个高速缓存存储器的多个处理器、以及存储器；在该信息处理设备中，多个处理器中的每个运行程序以用作高速缓存处理单元，该高速缓存处理单元配置成针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。
[0012]根据本技术的实施例的信息处理方法包括:使得包括多个高速缓存存储器、配置成分别访问多个高速缓存存储器的多个处理器、以及存储器的信息处理设备的多个处理器中的每个运行程序，以针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。
[0013]根据本技术的实施例的程序使得信息处理设备的多个处理器中的每个用作高速缓存处理单元，该信息处理设备包括:多个高速缓存存储器、配置成分别访问该多个高速缓存存储器的多个处理器、以及存储器，该高速缓存处理单元配置成针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。
[0014]根据本技术的实施例，多个处理器中的每个针对在由该处理器所访问的高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。
[0015]根据本技术的实施例，可以在多处理器系统中缩短用于高速缓存处理的时间段而同时抑制硬件规模。
【专利附图】
【附图说明】
[0016]图1是示出用作施加了本技术、根据实施例的信息处理设备的多处理器系统的配置示例的框图；
[0017]图2示出了高速缓存开始单元的配置示例；
[0018]图3示出了总高速缓存处理单元的配置示例；
[0019]图4是用于描述高速缓存开始处理的流程图；以及
[0020]图5是用于描述同步总高速缓存处理的流程图。
【具体实施方式】
[0021]实施例
[0022]根据实施例的信息处理设备的配置示例
[0023]图1是示出用作施加了本技术、根据实施例的信息处理设备的多处理器系统的配置示例的框图。
[0024]通过经由总线(互联)19将处理器11-1和处理器11-2、高速缓存存储器12_1和高速缓存存储器12-2、装置13、存储器管理单元14、共享存储器15、存储单元16、通信单元17以及驱动器18彼此连接来构成图1的多处理器系统10。
[0025]在多处理器系统10中，处理器11-1(处理器11-2)通过使用高速缓存存储器12_1(高速缓存存储器12-2)来运行程序，并且经由共享存储器15与处理器11-2 (处理器11-1)和装置13交换数据。
[0026]具体地，处理器11-1和处理器11-2由中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理(DSP)等组成。处理器11-1访问高速缓存存储器12-1并且运行在存储单元16中所存储的程序(诸如操作系统(OS))。
[0027]更具体地，处理器11-1运行程序以将在共享存储器15中所存储的共享数据15A存储在高速缓存存储器12-1中。处理器11-1还运行程序以通过适当地使用在高速缓存存储器12-1中所存储的数据来生成各种类型的数据，并且将所生成的数据存储在高速缓存存储器12-1中。
[0028]处理器11-1还运行OS以对在高速缓存存储器12-1中所存储的数据执行高速缓存处理。此时，处理器11-1适当地设置要存储在共享存储器15中的、作为指示停止对高速缓存存储器12-1的访问的停止信息和指示高速缓存处理结束的结束信息的同步标志15B。处理器11-1还基于处理器11-1和处理器11-2的同步标志15B适当地执行高速缓存处理。
[0029]与处理器11-1类似，处理器11-2访问高速缓存存储器12-2并且运行在存储单元16中所存储的程序(诸如OS等)。在下面的说明中，在不特别地彼此区分处理器11-1和处理器11-2的情况下，将其类似地统称为处理器11。将高速缓存存储器12-1和高速缓存存储器12-2类似地统称为高速缓存存储器12。
[0030]装置13是配置成控制总线19上的传输的总线主控器。装置13经由总线19接收在共享存储器15中所存储的共享数据15A。装置13还将该数据作为共享数据15A传输到共享存储器15以进行存储。
[0031]存储器管理单元14控制高速缓存存储器12等，以使得除了对在高速缓存存储器12中所存储的全部数据进行高速缓存处理的情况之外，维持高速缓存存储器12之间数据的一致性。
[0032]共享存储器15将由处理器11所生成的并且从高速缓存存储器12所传输的数据和从装置13所供给的数据作为共享数据15A而存储。共享存储器15还采用非高速缓存属性将由各个处理器11所设置的同步标志15B存储在处理器11的地址空间中。
[0033]存储单元16由硬盘、非易失性存储器等组成。存储单元16存储程序(诸如OS)。
[0034]通信单元17由网络接口等组成。驱动器18驱动可移除介质18A (诸如磁盘、光盘、磁光盘或半导体存储器)。
[0035]程序(诸如OS)可以记录在例如用作封装介质等的可移除介质18A中而被提供。还可以经由有线的或无线传输介质(诸如局域网、因特网或数字卫星广播)来提供程序。
[0036]在多处理器系统10中，通过将可移除介质18A装载到驱动器18，可以将程序经由总线19安装到存储单元16中。通过由通信单元17经由有线的或无线传输介质接收程序，还可以将程序安装到存储单元16中。另外，可以将程序预先安装到存储单元16中。
[0037]注意程序可以是在其中以时间序列方式而同时遵循在本说明书中描述的顺序进行处理的程序，或可以是在其中并行地或根据调用等以适当的定时进行处理的程序。
[0038]如果在多处理器系统10中所包括的处理器11的数量和高速缓存存储器12的数量是多个，则其是足够的，并且那些数量不限于两个。
[0039]这样配置的多处理器系统10的处理器11-1运行OS以用作高速缓存开始单元，该高速缓存开始单元配置成以预定的定时来执行高速缓存处理开始的通知。处理器11-1和处理器11-2还运行OS以用作总高速缓存处理单元，该总高速缓存处理单元配置成以预定的定时对在高速缓存存储器12中所存储的全部数据执行高速缓存处理。在下面的描述中，将对在高速缓存存储器12中所存储的全部数据所进行的高速缓存处理称为总高速缓存处理。
[0040]高速缓存开始单元的配置示例
[0041]图2示出了高速缓存开始单元20的配置示例。
[0042]图2的高速缓存开始单元20由确定单元21、决定单元22以及通知单元23组成。
[0043]例如，当在处理器11与装置13之间交换数据时，确定单元21决定作为高速缓存处理的目标的数据。确定单元21基于被决定为高速缓存处理的目标的数据的大小和高速缓存存储器12的大小来确定是否进行总高速缓存处理。
[0044]在确定单元21确定进行总高速缓存处理的情况下，确定单元21将该结果通知给决定单元22。另一方面，在确定单元21确定不进行总高速缓存处理的情况下，确定单元21将该结果通知给未在附图中示出的个别的高速缓存处理单元。根据这一点，与现有技术类似，仅对被决定为高速缓存处理的目标的数据进行高速缓存处理。
[0045]决定单元22依照来自确定单元21的通知、基于在之前的高速缓存处理之后对高速缓存存储器12的访问状态来决定要被设置为总高速缓存处理的目标的高速缓存存储器12。
[0046]具体地，例如，决定单元22基于OS的调度信息，将除了从之前的高速缓存处理之后根本未被访问过的高速缓存存储器12之外的高速缓存存储器12决定为总高速缓存处理的目标，在该总高速缓存处理中至少进行到共享存储器15的传输。
[0047]以这种方式，决定单元22不将从之前的高速缓存处理之后根本未被访问过的高速缓存存储器12 (即，可以避免执行到共享存储器15的传输的高速缓存存储器12)决定为总高速缓存处理的目标，在该总高速缓存处理中至少进行到共享存储器15的传输。因此，可以抑制可避免执行总高速缓存处理的处理器11的操作，并且可以减少能量消耗，在该总高速缓存处理中至少进行到共享存储器15的传输。
[0048]决定单元22还可以将全部高速缓存存储器12决定为总高速缓存处理的目标。决定单元22将用于指定被设置为总高速缓存处理的目标的高速缓存存储器12的信息供给至通知单元23。
[0049]通知单元23基于从决定单元22所供给的、用于指定被设置为总高速缓存处理的目标的高速缓存存储器12的信息，来针对与该高速缓存存储器12相对应的处理器11执行中断，以使得指示总高速缓存处理的开始。还可以通过除了中断之外的另一方法来进行总高速缓存处理的开始的指示。
[0050]根据本实施例，处理器11-1用作高速缓存开始单元20，但是处理器11-2或未在附图中示出的另一处理器也可以用作高速缓存开始单元20。
[0051]总高速缓存处理单元的配置示例
[0052]图3示出了总高速缓存处理单元30的配置示例。
[0053]图3的总高速缓存处理单元30由停止单元31、停止信息设置单元32、检测单元33、高速缓存处理单元34、结束信息设置单元35以及许可单元36组成。
[0054]停止单元31依照来自图2的通知单元23的中断来执行停止对高速缓存存储器12的访问的处理。随后，停止单元31将停止对高速缓存存储器12的访问通知给停止信息设置单元32。
[0055]停止信息设置单元32依照来自停止单元31的通知将处理器11的同步标志15B设置为0N，以设置处理器11的停止信息。停止信息设置单元32将被设置为ON的处理器11的同步标志15B存储在共享存储器15中作为处理器11的停止信息。
[0056]检测单元33检测在共享存储器15中所存储的、与被设置为总高速缓存处理的目标的全部高速缓存存储器12相对应的处理器11 (在下文中，将被称为目标处理器)的同步标志15B。在目标处理器的同步标志15B全部为ON (B卩，目标处理器的全部停止信息被存储在共享存储器15中)的情况下，检测单元33将对全部目标处理器的总高速缓存处理的准备完成通知给高速缓存处理单元34。
[0057]在目标处理器的同步标志15B全部为OFF的情况下，检测单元33还将在全部目标处理器中的总高速缓存处理结束通知给许可单元36。
[0058]高速缓存处理单元34依照来自检测单元33的通知来执行总高速缓存处理。以这种方式，因为高速缓存处理单元34依照来自检测单元33的通知来执行总高速缓存处理，所以在全部目标处理器停止对高速缓存存储器12的访问之前，不进行总高速缓存处理。
[0059]因此，可以避免在总高速缓存处理时，由任何目标处理器对高速缓存存储器12的访问所引起的高速缓存存储器12中数据的更新。结果，因为存储器管理单元14不进行控制，所以可以避免在高速缓存存储器12之间产生数据不一致性。
[0060]当总高速缓存处理结束时，高速缓存处理单元34将高速缓存处理结束通知给结束信息设置单兀35。
[0061]结束信息设置单元35依照来自高速缓存处理单元34的通知将处理器11的同步标志15B设置为0FF，以设置处理器11的结束信息。结束信息设置单元35将被设置为OFF的处理器11的同步标志15B存储在共享存储器15中作为处理器11的结束信息。
[0062]许可单元36依照来自检测单元33的通知来许可对高速缓存存储器12的访问。以这种方式，因为许可单元36依照来自检测单元33的通知来许可对高速缓存存储器12的访问，所以在全部目标处理器结束总高速缓存处理之前，不许可对高速缓存存储器12的访问。
[0063]因此，可以避免在任何目标处理器中的总高速缓存处理结束之后，通过对高速缓存存储器12的访问所引起的高速缓存存储器12中数据的更新。结果，因为存储器管理单元14不进行控制，所以可以避免在高速缓存存储器12之间产生数据不一致性。
[0064]关于多处理器系统中的处理的描述
[0065]图4是用于描述由图2的高速缓存开始单元20所进行的高速缓存开始处理的流程图。例如，当在装置13与处理器11之间交换数据时，开始此高速缓存开始处理。
[0066]在步骤Sll中，确定单元21决定要被设置为高速缓存处理的目标的数据。在步骤S12中，确定单元21确定被设置为高速缓存处理的目标的数据的大小是否大于或等于高速缓存存储器12的大小。
[0067]在步骤S12中，如果确定被设置为高速缓存处理的目标的数据的大小大于或等于高速缓存存储器12的大小，则确定单元21确定:与仅对被设置为高速缓存处理的目标的数据进行高速缓存处理的情况相比，当进行总高速缓存处理时以较短的时间段完成该处理；并且确定单元21确定进行总高速缓存处理。随后，在步骤S13中，确定单元21将进行总高速缓存处理通知给决定单元22。
[0068]在步骤S14中，决定单元22依照来自确定单元21的通知、基于在之前的高速缓存处理之后对高速缓存存储器12的访问状态来决定要被设置为总高速缓存处理的目标的高速缓存存储器12。决定单元22将用于指定被设置为总高速缓存处理的目标的高速缓存存储器12的信息供给至通知单元23。
[0069]在步骤S15中，通知单元23基于从决定单元22所供给的、用于指定被设置为总高速缓存处理的目标的高速缓存存储器12的信息来针对目标处理器执行中断，以使得指示总高速缓存处理的开始。然后，结束该处理。
[0070]另一方面，在步骤S12中，如果确定被设置为高速缓存处理的目标的数据的大小不大于或等于闻速缓存存储器12的大小，则确定单兀21确定:与进行总闻速缓存处理的情况相比，当仅对被设置为高速缓存处理的目标的数据进行高速缓存处理时以较短的时间段完成该处理；并且确定单元21确定不进行总高速缓存处理。随后，在步骤S16中，确定单元21将不进行总高速缓存处理通知给未在附图中示出的个别的高速缓存处理单元，并且结束该处理。根据这一点，与现有技术类似，仅对被决定为高速缓存处理的目标的数据进行高速缓存处理。
[0071]图5是用于描述由图3的总高速缓存处理单元30所进行的同步总高速缓存处理的流程图。例如，当来自图2的通知单元23的中断发生时，开始此同步总高速缓存处理。
[0072]在图5的步骤S31中，停止单元31依照来自通知单元23的中断来执行停止对高速缓存存储器12的访问的处理。随后，停止单元31将停止对对高速缓存存储器12的访问通知给停止信息设置单元32。
[0073]在步骤S32中，停止信息设置单元32依照来自停止单元31的通知将处理器11的同步标志15B设置为0N，以设置处理器11的停止信息。停止信息设置单元32将被设置为ON的处理器11的同步标志15B存储在共享存储器15中作为处理器11的停止信息。
[0074]在步骤S33中，检测单元33检测在共享存储器15中所存储的目标处理器的全部同步标志15B。在步骤S34中，检测单元33确定目标处理器的同步标志15B是否全部为0N。
[0075]在步骤S34中，如果确定存在还未被设置为ON的目标处理器的同步标志15B，则处理返回至步骤S33，并且在目标处理器的同步标志15B全部为ON之前反复地进行步骤S33和S34中的处理。
[0076]另一方面，在步骤S34中，如果确定目标处理器的同步标志15B全部为0N，则检测单元33将在全部目标处理器中的高速缓存处理的准备完成通知给高速缓存处理单元34。随后，在步骤S35中，高速缓存处理单元34依照来自检测单元33的通知来执行总高速缓存处理。当高速缓存处理结束时，高速缓存处理单元34将高速缓存处理结束通知给结束信息设置单兀35。
[0077]在步骤S36中，结束信息设置单元35依照来自高速缓存处理单元34的通知将处理器11的同步标志15B设置为0FF，并且设置处理器11的结束信息。结束信息设置单元35将被设置为OFF的处理器11的同步标志15B存储在共享存储器15中作为处理器11的
结束信息。
[0078]在步骤S37中，检测单元33检测在共享存储器15中所存储的目标处理器的全部同步标志15B。在步骤S38中，检测单元33确定目标处理器的同步标志15B是否全部被设置为OFF。
[0079]在步骤S38中，如果确定存在还未被设置为OFF的目标处理器的同步标志15B，则处理返回至步骤S37，并且在目标处理器的同步标志15B全部为OFF之前反复地进行步骤S37和S38中的处理。
[0080]另一方面，在步骤S38中，如果确定目标处理器的同步标志15B全部为0FF，则检测单元33将在全部目标处理器中的高速缓存处理结束通知给许可单元36。在步骤S39中，许可单元36依照来自检测单元33的通知来许可对高速缓存存储器12的访问，并且结束该处理。
[0081]因为多处理器系统10如上所述地执行总高速缓存处理，所以可以缩短用于高速缓存处理的时间段。根据这一点，例如，在处理器11运行用于依照用户操作来显示图像的应用程序的情况下，在处理器11与装置13之间在短时间段内交换高清晰度的图像数据，并且可以缩短从用户操作到显示所跨越的时间段。
[0082]与此相比，针对缩短用于高速缓存处理的时间段的方法，提出了一种如下的方法:在该方法中，在数据区域之中要进行高速缓存处理的范围由软件所管理，并且仅对作为目标、要进行高速缓存处理的范围进行高速缓存处理。但是，根据此方法的软件是复杂的，这可以导致引起缺陷。
[0083]多处理器系统10运行OS以执行总高速缓存处理。因此，未准备用于总高速缓存处理的硬件，并且抑制了硬件的规模，以使得可以实现成本节约和能量节约。另外，因为进行总高速缓存处理，所以未改变现有技术中的应用程序。
[0084]根据本实施例，基于被设置为高速缓存处理的目标的数据的大小和高速缓存存储器12的大小来确定是否进行总高速缓存处理，但是还可以基于除了以上信息之外的信息来作出确定。
[0085]在这种情况下，例如，在基于处理器11和共享存储器15等的处理性能、与仅对被决定为高速缓存处理的目标的数据进行高速缓存处理的情况相比、如果进行总高速缓存处理所使用的时间较短的情况下，进行总高速缓存处理。
[0086]另外，本说明书中所提及的系统意味着多个组件(设备、模块(部分)等)的聚集，并且全部组件可以布置在或可以不布置在同一壳体中。因此，布置在分开的壳体中并且经由网络彼此连接的多个设备、以及包括在单一壳体中的多个模块的单一设备均是系统。
[0087]此外，本技术的实施例不限于上述的实施例，并且可以在不背离本技术的主旨的范围内进行各种修改。
[0088]注意本技术还可以采用下面的配置。
[0089](I).一种信息处理设备，包括:多个高速缓存存储器；多个处理器，配置成分别访问所述多个高速缓存存储器；以及存储器，在所述信息处理设备中，所述多个处理器中的每个运行程序以用作高速缓存处理单元，所述高速缓存处理单元配置成针对在所述高速缓存存储器中所存储的全部数据执行高速缓存处理，所述高速缓存处理包括传输至所述存储器和丢弃中的至少一个。
[0090](2).根据(I)的信息处理设备，在所述信息处理设备中，所述多个处理器中的每个运行所述程序以进一步用作:停止单元，配置成停止对所述高速缓存存储器的访问；以及停止信息设置单元，配置成在所述停止单元停止对所述高速缓存存储器的访问的情况下，设置要存储在所述存储器中的、指示停止对所述高速缓存存储器的访问的停止信息；以及，其中，在所述存储器存储所述多个处理器的停止信息的情况下，所述高速缓存处理单元对在所述高速缓存存储器中所存储的全部数据执行所述高速缓存处理。
[0091](3).根据(I)或(2)的信息处理设备，在所述信息处理设备中，所述多个处理器中的每个运行所述程序以进一步用作:结束信息设置单元，配置成在所述高速缓存处理单元执行所述高速缓存处理的情况下，设置要存储在所述存储器中的、指示所述高速缓存处理结束的结束信息；以及许可单元，配置成在所述存储器存储所述多个处理器的结束信息的情况下，许可对所述高速缓存存储器的访问。
[0092](4).根据(I)至(3)中任一项的信息处理设备，在该信息处理设备中，在基于目标数据的大小和所述高速缓存存储器的大小、与仅对所述高速缓存处理的目标数据进行所述高速缓存处理的情况相比、当对在所述高速缓存存储器中所存储的全部数据进行所述缓存处理时以较短的时间段完成所述高速缓存处理的情况下，所述高速缓存处理单元对在所述高速缓存存储器中所存储的全部数据执行所述高速缓存处理。
[0093](5).根据(I)至(4)中任一项的信息处理设备，在所述信息处理设备中，所述高速缓存处理单元基于在之前的高速缓存处理之后对所述高速缓存存储器的访问状态，对在所述高速缓存存储器中所存储的全部数据执行所述高速缓存处理。
[0094](6).根据(I)至(5)中任一项的信息处理设备，在所述信息处理设备中，所述程序是操作系统(OS)。
[0095](7).一种信息处理方法，包括:使得包括多个高速缓存存储器、配置成分别访问所述多个高速缓存存储器的多个处理器、以及存储器的信息处理设备的多个处理器中的每个运行程序，以针对在所述高速缓存存储器中所存储的全部数据执行高速缓存处理，所述高速缓存处理包括传输至所述存储器和丢弃中的至少一个。
[0096](8).一种使得信息处理设备的多个处理器中的每个用作高速缓存处理单元的程序，所述信息处理设备包括:多个高速缓存存储器；多个处理器，配置成分别访问所述多个高速缓存存储器；以及存储器；并且所述高速缓存处理单元配置成针对在所述高速缓存存储器中所存储的全部数据执行高速缓存处理，所述高速缓存处理包括传输至存储器和丢弃中的至少一个。
[0097]本公开包含与2012年8月17日向日本专利局所提交的日本优先权专利申请JP2012-180767中所公开的主题相关的主题，该日本优先权专利申请的全部内容通过引用并入本文。
[0098]本领域的技术人员应当理解:依赖于设计要求和其他因素可以进行各种修改、组合、子组合以及替换，只要上述各种修改、组合、子组合以及替换在所附的权利要求或其等价物的范围内即可。
【权利要求】
1.一种信息处理设备,包括: 多个高速缓存存储器； 多个处理器，配置成分别访问所述多个高速缓存存储器；以及 存储器， 其中，所述多个处理器中的每个运行程序以用作: 高速缓存处理单元，所述高速缓存处理单元配置成针对在所述高速缓存存储器中所存储的全部数据执行高速缓存处理，所述高速缓存处理包括传输至所述存储器和丢弃中的至少一个。
2.根据权利要求1所述的信息处理设备， 其中，所述多个处理器中的每个运行所述程序以进一步用作: 停止单元，配置成停止对所述高速缓存存储器的访问，以及 停止信息设置单元，配置成在所述停止单元停止对所述高速缓存存储器的访问的情况下，设置要存储在所述存储器中的、指示停止对所述高速缓存存储器的访问的停止信息；以及 其中，在所述存储器存储所述多个处理器的停止信息的情况下，所述高速缓存处理单元对在所述高速缓存存储器中所存储的全部数据执行所述高速缓存处理。
3.根据权利要求1所述的信息处理设备， 其中，所述多个处理器中`的每个运行所述程序以进一步用作: 结束信息设置单元，配置成在所述高速缓存处理单元执行所述高速缓存处理的情况下，设置要存储在所述存储器中的、指示所述高速缓存处理结束的结束信息，以及 许可单元，配置成在所述存储器存储所述多个处理器的结束信息的情况下，许可对所述高速缓存存储器的访问。
4.根据权利要求1所述的信息处理设备， 其中，在基于目标数据的大小和所述高速缓存存储器的大小、与仅对所述高速缓存处理的目标数据进行所述高速缓存处理的情况相比、当对在所述高速缓存存储器中所存储的全部数据进行所述缓存处理时以较短的时间段完成所述高速缓存处理的情况下，所述高速缓存处理单元对在所述高速缓存存储器中所存储的全部数据执行所述高速缓存处理。
5.根据权利要求1所述的信息处理设备， 其中，所述高速缓存处理单元基于在之前的高速缓存处理之后对所述高速缓存存储器的访问状态，对在所述高速缓存存储器中所存储的全部数据执行所述高速缓存处理。
6.根据权利要求1所述的信息处理设备， 其中，所述程序是操作系统。
7.—种信息处理方法,包括: 使得包括多个高速缓存存储器、配置成分别访问所述多个高速缓存存储器的多个处理器、以及存储器的信息处理设备的多个处理器中的每个运行程序，以针对在所述高速缓存存储器中所存储的全部数据执行高速缓存处理，所述高速缓存处理包括传输至所述存储器和丢弃中的至少一个。
8.一种使得信息处理设备的多个处理器中的每个用作高速缓存处理单元的程序， 所述信息处理设备包括:多个高速缓存存储器， 多个处理器，配置成分别访问所述多个高速缓存存储器，以及 存储器； 所述高速缓存处理单元配置成针对在所述高速缓存存储器中所存储的全部数据执行高速缓存处理，所 述高速缓存处理包括传输至所述存储器和丢弃中的至少一个。
【文档编号】G06F12/08GK103593305SQ201310346776
【公开日】2014年2月19日 申请日期:2013年8月9日 优先权日:2012年8月17日
【发明者】山口隆盛, 下屋铺太一, 山本和典 申请人:索尼公司