半导体器件及用于减小其中的路径延迟差值的方法
【专利摘要】本发明提供一种多重图案化的半导体器件。半导体器件包括具有由掩模限定的信号迹线的一个或多个层以及用于在信号迹线之间转移信号并且重供电信号的结构。
【专利说明】半导体器件及用于减小其中的路径延迟差值的方法
【技术领域】
[0001]本发明总体涉及一种半导体器件，并且更具体地涉及一种多重图案化的(multiple-patterned)半导体器件。
【背景技术】
[0002]半导体工业正在采用越来越小的特征尺寸产生越来越有能力的部件。由于对于高度集成半导体器件的需求增大，已经变得强烈依赖于在更小裸片面积中制作更多半导体器件的先进技术。这种半导体器件的生产展现出有待致力开发的新设计和制造挑战，以便维持或者改进半导体器件性能。
[0003]随着半导体的器件密度增大，半导体器件内的导线宽度和间距减小。多图案光刻代表开发用于光刻以增强半导体器件的特征密度的一类技术。双重图案化作为多重图案化的子集可以用于半导体工业中早在45nm的技术节点的时候，并且可以是针对32nm以及以下节点的主要技术。双重图案化利用多个掩模和光刻步骤以产生半导体器件的特定层级。具有诸如更小节距和更窄线条的优点，双重图案化改变涉及半导体器件布线的变量与布线质量之间的关系以维持性能。
【发明内容】
[0004]在实施例中，本公开涉及一种多重图案化半导体器件。半导体器件可以包括一个或者多个层。半导体器件的特定层级可以包括由不同掩模和曝光限定的信号迹线。半导体器件可以包括可以转移信号并且对信号重供电的结构。一些方面可以有助于实现用于在半导体器件上运载信号的时序容差标准(timing tolerance standard)。一些方面可以考虑到少于理想接线。一些方面可以有助于维护信号质量。一些方面可以考虑到间距限制。本公开的一些方面可以不增加半导体器件正确工作所需的增大的间距。在实施例中，一些方面可以使用半导体器件的一层。在其它实施例中，一些方面可以使用半导体器件的多层。
【专利附图】
【附图说明】
[0005]图1是示出根据本公开的承载接线的双重图案化信号迹线、转发器结构位置和示例信号路径的平面图；以及
[0006]图2是根据本公开的可以对信号重供电并且将信号转移至不同信号迹线的转发器结构的平面图。
[0007]图3是根据本公开的半导体器件的可以将信号转移至不同信号迹线的开关的平面图。
[0008]图4是示出根据实施例的在信号路径上路由和十字交叉信号的操作的流程图。
[0009]图5示出包括优选地由设计过程处理的输入设计结构的多个设计结构。
【具体实施方式】[0010]随着导线宽度和节距几何尺寸减小，可以增加在特定层级上对双重图案化的使用以便实现所需导体尺寸而仍旧使用现有技术的光刻曝光设备。双重图案化的优点包括形成紧致导体节距的能力；然而，双重图案化可以将与时序和噪声相关的其它变量引入半导体工艺中。双重图案改变相邻接线之间宽度和间距的关系。可以在单独的光刻步骤中限定相邻接线通道。相邻接线之间的差别可能由于光刻曝光变化和一个曝光相对于另一个的重合或放置误差而出现。对于非最优接线设计的需求限制诸如信号转发器间距之类的半导体设计变量，这可以影响半导体裸片尺寸。
[0011]单层图案化使得能够采用诸如接线宽度、高度和间距变化之类的信号延迟暗示来对参数直接表征。接线的电阻值(R)和接线的电容值(C)的乘积形成用于接线的RC时间常数(注意这是近似的，因为R和C沿着接线长度分布)。历史上，接线宽度或厚度的减小带来电阻增大和对应的电容减小。C减小近似地补偿RC时间常数中R增大。部分地由于横向电容减小，发生这种电容减小，这是因为接线之间的间距随着接线宽度减小而增大。类似地，接线宽度或厚度的增大引起电阻减小，通过对应电容值增大近似地补偿RC时间常数。部分地由于横向电容值增大，发生这种电容增大，这是因为接线之间间距随着接线宽度增大而减小。因此，习惯上，单图案化的接线RC时间常数保持在合适的容差限制内。
[0012]双重图案化相对于单层级图案化而言提升横向电容的不同性质。在双重图案化中，相邻接线的宽度是相当独立的，也即不良追踪。在使用单独曝光形成的相邻接线之间可能无法良好的追踪接线宽度。相对较窄的接线可以紧接相对较宽的接线或者在相对较宽的接线之间。双重图案化在相邻接线之间形成变化的横向电容，有效地与接线电阻变化分离。电阻值(R)和电容值(C)可能无法在工艺变化之中相互抵消。例如，高电阻的接线可以具有高的R和高的C。因此，相邻接线之间的RC时间常数可以极大地改变。双重图案的一个图案的接线可以运载比其它图案的接线更快的信号。这可以使得信号在不同时间到达它们相应的终点。特定14_15nm技术的早期分析显示相邻接线之间最坏情形横向电容的潜在翻倍、耦合噪声的翻倍以及总接线C增大50%。这种变化可能要求解决方案以减轻这些效应。潜在的解决方案包括更频繁布置的转发器或更分离的接线。这些解决方案可以增大半导体裸片尺寸。增大的半导体裸片尺寸可能是不利的，并且可能消极地影响在一些系统中使用这种半导体器件的能力。使用来自多于一个图案的信号迹线以运载信号可以实现与信号时序相关的所需要的结果。
[0013]半导体器件可以包括可以传导信号的层。可以多重图案化这种信号导体层。在实施例中，可以对层进行双重图案化。光刻步骤可以涉及包括第一掩模和第二掩模的单独的掩模。可以在单独的光刻步骤中采用这些单独的掩模来限定相邻的接线通道。具有接线通道的第一图案可以承载“A接线”，而具有接线通道的第二图形可以承载“B接线”。在布图中用于“A接线”和“B接线”的接线通道可以交替。因此，“A接线”可以存在于“B接线”之间，而“B接线”可以存在于“A接线”之间。
[0014]转发器结构可以将信号从第一信号迹线转移或者切换至第二信号迹线。同样地，转发器结构可以将信号从“A接线”转移至“B接线”或者从“B接线”转移至“A接线”。在从起点至终点的传输中可以多次转移信号。信号路径可以部分地在快接线上以及部分地在慢接线上运载信号。信号路径可以十字交叉。信号路径可以使用过孔和更高层级金属而十字交叉。考虑用于转移信号的其它可能性。[0015]转发器结构可以对信号重供电。在从起点至终点的传输中可以多次对信号重供电。在“A接线”和“B接线”上从起点传输的两个信号每一个均可以到达终点以实现时序容差标准。时序容差标准可以包括用于第一信号路径和第二信号路径的从起点向终点运载信号一定距离所需的时间量的差值。时间量可以是信号路径运载信号该距离的预期时间。差值可以是统计学的或者是确定性的。当信号路径在相同数目的“A接线”和“B接线“上运载信号时差值可以是统计学的。当信号路径在不同数目的“A接线”和“B接线”上运载信号时差值可以是确定性的，诸如其中信号路径在又一个“A接线”或又一个“B接线”上运载信号的实施例。考虑其它预期的时间和差值。
[0016]图1是示出根据本公开的承载接线的双重图案化信号迹线、转发器结构位置和示例信号路径的平面图。图1描述根据实施例的半导体器件100。在图1中，例如承载“A接线”101的信号迹线(示出为相对较宽)可以比承载“B接线”102的信号迹线(示出为相对较窄)更快。“A接线”101可以比“B接线”102具有更短的RC时间常数。如图1所示，接线针对“A接线”可以如101A、101B、101C、101D、101E进行分段，针对“B接线”可以如102A、102B、102C、102D、102E进行分段。注意的是“A接线”相比于“B接线”示出为相对较宽，这是由于追踪在处理“A接线”和“B接线”中的变化。
[0017]承载接线的信号迹线可以具有在转发器结构250处转移至承载接线的另一信号迹线的信号路径。转发器结构250通常称作转发器结构；可以附加字母以指代特定的转发器结构250。在实施例中，信号路径可以由一个信号迹线交替。信号路径可以在“A接线”101和“B接线”102之间交替，在转发器250处十字交叉。在其它实施例中，“A接线”和“B接线”上的信号路径可以以不同方式交错，诸如其中信号路径包括信号转移至以奇数远离的信号迹线的布置。如图1所示，效果是承载示例的信号251和252的信号路径可以十字交叉。
[0018]信号路径十字交叉可以发生在将信号转移至不同信号迹线的转发器结构250中。最终，信号可以在“A接线”101和“B接线”102之间来回往复。如图1所示，示例信号251的信号路径(示出为虚线)可以源于“A接线”101A，在转发器结构250AB中转移至“B接线” 102B，在转发器结构250BC中转移至“A接线” 101C，在转发器结构250⑶中转移至“B接线”102D，以及在转发器结构250DE中转移至“A接线” 101E，其中信号251在IOlE处最终到达其终点。类似的，示例信号252的信号路径(示出为长/短虚线)可以源于“B接线”102A，在转发器结构250AB中转移至“A接线”101B，在转发器结构250BC中转移至“B接线” 102C，在转发器结构250⑶中转移至“A接线” 101D,以及在转发器结构250DE中转移至“B接线”102E，其中信号252在102E处最终到达其终点。
[0019]每个均承载在相同数目“A接线”101和“B接线”上传输的信号的两个信号路径可以导致信号在几乎彼此相同的时间量中传输相同的距离。在“A接线”101和“B接线”102之间以交替方式转移的信号可以在与“B接线” 102和“A接线” 101之间以交替方式转移的信号几乎相等的时间处到达终点。如图1所示，信号251和252将在已经在快接线101和慢接线102上传输相同距离之后(加上或者减去一个接线分段的长度)在几乎相同时间处到达它们的终点。可以发生这种信号传输而并未导致从起点至终点的高RC路径。
[0020]图2是根据本公开的可以对信号重供电并且将信号转移至不同信号迹线的半导体器件的转发器结构的平面图。在图2所示实施例中，转发器结构250DE可以十字交叉并且对信号351、352重供电。十字交叉可以将信号从诸如“A接线”101的一个信号迹线转移至诸如“B接线” 102的另一信号迹线，或者从“B接线” 102转移至“A接线” 101。在转发器结构250DE中可以发生十字交叉。在转发器结构250DE中可以发生对信号351、352重供电。两次反转信号构成用于重供电的一种选择。单次反转信号是可选的。十字交叉信号而不对信号重供电是可选的。
[0021]例如，承载信号351的第一信号路径可以将信号351从“A接线” IOlD转移至“B接线” 102E。第一信号路径可以包括用于信号351从“A接线” IOlD进入转发器结构250DE的入口 301A。第一信号路径可以包括承载去往反相器和源漏区域310A的信号351的多晶硅305A。第一信号路径可以包括采用多晶硅305B有效地复制第一信号路径的之前部分，多晶硅305B承载去往反相器和源漏区域310B的信号351。除反相器和源漏区域310B之外，在第一信号路径上承载的信号已经两次反转并且可以视作成功地重供电。第一信号路径可以包括用于承载成功重供电的信号351的金属接线307B。第一信号路径可以包括用于信号351离开转发器结构250DE至“B接线” 102E的出口 302B。
[0022]承载信号352的第二信号路径可以将信号352从“B接线”转移至“A接线” 101E。第二信号路径可以包括用于信号352从“B接线”102D进入转发器结构250DE的入口 301B。第二信号路径可以包括承载去往反相器和源漏区域310C的信号352的多晶硅305C。第二信号路径可以包括采用承载去往反相器和源漏区域310D的信号352的多晶硅30?而有效地复制第二信号路径的之前部分。除反相器和源漏区域310D之外，第二信号路径上承载的信号351可以已经两次反转并且可以视作成功重供电。第二信号路径可以包括用于承载成功重供电的信号352的金属接线307A。第二信号路径可以包括用于信号352离开转发器结构250DE至“A接线” IOlE的出口 302A。其它实施例考虑其它配置结构和可能性。
[0023]图3是根据本公开的可以将信号转移至不同信号迹线的半导体器件的开关的平面图。在图3所示实施例中，开关400可以十字交叉信号451、452的路径。开关400可以十字交叉信号而不重供电。开关可以是十字连接的，类似于转发器结构250DE，仅简化为不包括重供电缓冲器。类似于转发器结构250DE，开关400中的十字交叉可以将信号从诸如“A接线”101的一个信号迹线转移至诸如“B接线”102的另一信号迹线，或者从“B接线”102转移至“A接线”101。可以在开关400的外部发生重供电信号451、452，诸如进一步沿着路径发生在诸如250DE的转发器结构中。在实施例中开关400可以允许采用开关400而沿着信号路径交替转发器结构250。
[0024]例如，承载信号451的第一信号路径可以将信号451从“A接线” IOlD转移至“B接线” 102E。第一信号路径可以包括用于信号451从“A接线” IOlD进入开关400的入口401。第一信号路径可以包括在第一层级金属上的金属接线402以用于在开关400内承载信号451。第一信号路径可以包括用于信号451离开开关400至“B接线”102E的出口 403。承载信号452的第二信号路径可以将信号452从“B接线” 102D转移至“A接线” 101E。第二信号路径可以包括用于信号452从“B接线” 102D进入开关400的入口 404。第二信号路径可以包括在第一层级金属上的金属接线405以用于承载去往金属-金属过孔406的信号452。在第二层级金属上的金属407允许与在第一层级金属上的金属接线402十字交叉。第二信号路径可以包括另一金属-金属过孔406以及在第一层级金属上的金属接线408以用于承载信号452。信号路径可以包括用于信号452离开开关400至“A接线”IOlE的出口409。在其它实施例中，接触和多晶娃可以使用下穿地道(underpass)来实现十字交叉。其它实施例考虑其它配置结构和可能性。
[0025]图4是示出根据实施例的在信号路径上路由和十字交叉信号的操作的流程图。操作500可以在步骤510处，在通过布线层上的第一掩模而图案化的第一信号迹线的第一分段上路由第一信号的路径，以及在通过布线层上的第二掩模而图案化的第二信号迹线的第一分段上路由第二信号的路径。在步骤520，第一和第二信号的路径可以包括穿过转发器结构。在步骤530，转发器结构中的第一和第二信号的路径可以包括重供电阶段以对每个第一和第二信号重供电。在步骤540，转发器结构中的第一和第二信号的路径可以十字交叉。在其它实施例中，第一和第二信号可以不在转发器结构中重供电并且可以在开关中十字交叉。在步骤550，第一和第二信号的路径可以包括离开转发器结构。随后在步骤560，第一和第二信号的路径可以使得可以在第二信号迹线的第二分段上路由第一信号，以及在第一信号迹线的第二分段上路由第二信号。跨半导体器件可以重复至少一部分操作。其它实施例考虑其它配置结构和可能性。
[0026]图5示出包括优选地由设计过程处理的输入设计结构620的多个设计结构600。设计结构600可以是由设计过程610产生并且处理的逻辑仿真设计结构以产生硬件器件(诸如半导体器件100)的逻辑等价功能表示。设计结构620可以备选地包括数据或程序指令，当由设计过程610处理时该数据或程序指令产生硬件器件的物理结构的功能性表示。不论是否表示功能或者结构设计特征，可以使用电子计算机辅助设计来产生设计结构620，诸如由内核开发者/设计者所实施。当编码在机器可读数据传输、门阵列或存储介质上时，设计结构620可以由设计过程610内一个或多个硬件或软件模块访问并且处理以仿真或者另外功能性表示那些如图1、2和3所示的电子部件、电路、电子或逻辑模块、设备、装置或系统。同样地，设计结构620可以包括文件或其它数据结构，其它数据结构包括人类或机器可读源代码、已编译结构、当由设计或者仿真数据处理系统所处理时的计算机可执行代码结构、功能仿真或另外表示电路或者其它层级硬件逻辑设计。这样的数据结构可以包括硬件描述语言设计实体，或者符合或与诸如Verilog和VHDL的更低层级HDL设计语言或者诸如C或C++的更高层级设计语言兼容的其它数据结构。
[0027]设计过程610优选地采用并且并入用于综合、转译、或另外处理如图1、2和3所示的部件、电路、器件或逻辑结构的设计/仿真功能等价物的硬件或软件模块以产生可以包含诸如设计结构620的设计结构的网表680。网表680例如可以包括已编译或者另外已处理的数据结构，其表示那些描述去往集成电路设计中其它元件和电路的接线、分立部件、逻辑门、控制电路、I/O器件、模型等的列表。可以使用迭代过程综合网表680，其中取决于用于器件的设计规范和参数而一次或者多次重新综合网表680。如同在此所述的其它设计结构类型，网表680可以记录在机器可读数据存储介质上或者编程进入可编程门阵列中。介质可以是非易失性存储介质，诸如磁盘或光盘驱动、可编程门阵列、小型闪存或其它闪存。此外，介质可以是系统存储器或者高速缓存存储器、缓冲空间、或者可以经由因特网、或其它合适的网络装置在其上传输并且立即存储数据包的电传导或者光传导器件和材料。
[0028]设计过程610可以包括用于处理包括网表680的多个输入数据结构类型的硬件和软件模块。这样的数据结构类型可以例如驻留在库元件630内并且包括经常使用的元件、电路和器件的集合，包括用于给定的制造工艺(例如不同技术节点，32nm、45nm、90nm等等)的模型、布图和符号表示。数据结构类型进一步可以包括设计规范640、特征化数据650、验证数据660、设计规则670，和可以包括输入测试图案、输出测试结果和其它测试信息的测试数据文件685。设计过程610可以进一步包括例如标准机械设计过程，诸如用于操作(诸如铸造、模制和裸片挤压成形)的过程仿真等等的应力分析、热分析、机械事件仿真。机械设计领域技术人员可以知晓设计过程610中所使用的可能的机械设计工具和应用的范围，而不背离本发明的范围和精神。设计过程610也可以包括用于执行标准电路设计过程的模块，诸如时序分析、验证、设计规则检查、布局布线操作等等。
[0029]设计过程610采用并且并入诸如HDL编译器和仿真模型构建工具的逻辑和物理设计工具以处理设计结构620和一些或者所有所述支持数据结构，以及任何附加的机械设计或数据，以产生第二设计结构690。设计结构690以数据格式驻留在存储介质或者可编程门阵列上以用于机械器件和结构的数据交换(例如存储在IGES、DXF、Parasold XT, JT>DRG或用于存储或呈现这些机械设计结构的任何其它合适格式上的信息)。类似于设计结构620，设计结构690优选地包括一个或多个文件、数据结构或者其它计算机编码数据或指令，其它计算机编码数据或指令驻留在传输或数据存储介质上并且当由ECAD系统处理时产生如图1、2或3所示本发明一个或多个实施例的逻辑或者另外的功能性等价形式。在实施例中，设计结构690可以包括功能性仿真如图1、2和3所示器件的已编译、可执行HDL仿真模型。
[0030]设计结构690也可以采用用于集成电路的布图数据交换的数据格式和/或符号数据格式(例如以⑶SI1、GL1、0ASIS、映射文件或者用于存储这些设计数据结构的任何其它合适的格式存储的信息)。设计结构690可以包括如下信息，诸如符号数据、映射文件、测试数据文件、设计内容文件、制造数据、布图参数、接线、金属层级、过孔、形状、用于通过制造流水线布线的数据、以及制造者或其它设计者/开发者制造如上所述以及如图1、2和3所示的器件或结构所需的任何其它数据。设计结构690随后可以进至状态695，其中例如设计结构690进行流片，释放至制造，释放至掩模室，发送至另一设计室，发送回客户等。
【权利要求】
1.一种半导体器件，包括: 信号导体层，包括: 在所述信号导体层上的第一信号迹线，由第一掩模限定； 在所述信号导体层上的第二信号迹线，由第二掩模限定；以及 转发器结构，用于实现时序容差标准，所述时序容差标准适用于对在所述第一信号迹线中的第一导体上的第一信号重供电并且将所述第一信号转移至所述第二信号迹线中的第二导体，以及对在所述第二信号迹线中的第三导体上的第二信号重供电并且将所述第二信号转移至所述第一信号迹线中的第四导体。
2.根据权利要求1所述的半导体器件，其中，所述转发器结构适用于将信号转移至不同信号导体层中的信号迹线中的导体。
3.根据权利要求1所述的半导体器件，其中，所述时序容差标准包括来自用于信号路径将信号运载一定距离的时间量的差值。
4.根据权利要求1所述的半导体器件，其中，所述转发器结构适用于在所述信号迹线之间交替所述信号以实现所述时序容差标准。
5.一种半导体器件，包括: 具有由第一掩模创建的第一信号迹线和由第二掩模创建的第二信号迹线的层；以及 开关，适用于将第一信号从所述第一信号迹线十字交叉至所述第二信号迹线，并且适用于将第二信号从所述第二信号迹线十字交叉至所述第一信号迹线。
6.根据权利要求5所述的半导体器件，其中，所述开关包括缓冲器电路以对信号重供电。
7.根据权利要求5所述的半导体器件，其中，所述开关适用于在所述第一信号迹线和所述第二信号迹线之间交替所述信号以实现时序容差标准。
8.根据权利要求7所述的半导体器件，其中，所述时序容差标准包括在所述第一信号和所述第二信号之间的传输时间的差值。
9.一种用于在半导体器件中减小路径延迟差值的方法，所述半导体器件具有布线层，所述布线层具有由第一掩模图案化的第一信号迹线和由第二掩模图案化的第二信号迹线，所述方法包括: 在所述第一信号迹线的第一分段上路由第一信号； 在所述第二信号迹线的第一分段上路由第二信号； 在所述第一信号迹线的第一分段和所述第二信号迹线的第一分段的端部处，将所述第一信号十字交叉至所述第二信号迹线的第二分段并且将所述第二信号十字交叉至所述第一信号迹线的第二分段。
10.根据权利要求9所述的方法，进一步包括:在所述第一信号迹线的第一分段的端部处利用第一导体对所述第一信号重供电，以及在所述第二信号迹线的第一分段的端部处利用第二导体对所述第二信号重供电。
11.一种在半导体器件设计过程中使用的在机器可读存储介质中实际体现的设计结构，所述设计结构具有当在半导体制造设施中处理时产生半导体器件的元件，所述半导体器件包括: 信号导体层，包括:在所述信号导体层上的第一信号迹线，由第一掩模限定； 在所述信号导体层上的第二信号迹线，由第二掩模限定；以及 转发器结构，用于实现时序容差标准，所述时序容差标准适用于对在所述第一信号迹线中的第一导体上的第一信号重供电并且将所述第一信号转移至所述第二信号迹线中的第二导体，以及对在所述第二信号迹线中的第三导体上的第二信号重供电并且将所述第二信号转移至所述第一信号迹线中的第四导体。
12.根据权利要求11所述的设计结构，其中，所述设计结构包括描述所述半导体器件的网表。
13.根据权利要求11所述的设计结构，其中，所述设计结构以用于集成电路的布图数据的交换的数据格式驻留在存储介质上。
14.根据权利要求11所述的设计结构，其中，所述设计结构包括测试数据文件、特征化数据、验证数据或设计规范中的至少一个。
【文档编号】G06F17/50GK103914583SQ201410001202
【公开日】2014年7月9日 申请日期:2014年1月2日 优先权日:2013年1月2日
【发明者】D·H·艾伦, D·M·德万兹, D·P·鲍尔森, J·E·希茨二世 申请人:国际商业机器公司