一种减少Dual Stripline走线串扰影响的设计方法
【专利摘要】本发明提供一种减少Dual?Stripline走线串扰影响的设计方法，属于减少Dual?Stripline走线串扰影响设计领域，本发明对于信号层相邻的长距离传输平行走线，采用交错平行方式走线，且保持两差分对中心距为Center-to-CenterSpacing=W+S-1mil，即可让串扰噪声为零点，从而有些降低相邻信号层之间的噪声影响，有效改进了高速信号质量，提高了产品设计的性价比。
【专利说明】-种减少Dual Stripline走线串扰影响的设计方法
【技术领域】
[0001] 本发明主要应用于高速信号以Dual Strip 1 ine方式走线，并减少相互之间串扰影 响的产品设计中，具体涉及一种减少Dual Stripline走线串扰影响的设计方法。
【背景技术】
[0002] 目前Server产品的开发，各厂商都秉承于以最低的开发成本，达到满足产品系统 功能要求的设计理念来进行产品开发，从而提升产品在市场上的竞争力。如对于高速走线 设计，可采用一款性能略差，但价格适当且能满足信号设计质量的PCB板材，或利用板材混 压技术来降低开发成本；对于叠层设计可以采用在满足Layout走线可行性前提下，通过减 少板层数的方式来降低成本等。但任何降低成本的改进设计方式，也有他的不利之处。如 对于降低叠层层数设计，将造成内层信号走线以Dual Stripline方式布线，此种走线中间 缺少了 GND/PWR屏蔽平面，会增大上下层高速走线之间的串扰影响。
[0003] 当高速线以Dual Stripline方式布线时，其信号上下两层之间未经过GND/PWR平 面进行屏蔽，和常规的Stripline模式不同之处，Stripline走线方式是指信号层上下两面 参考的都是大面积铜箔平面，而Dual Stripline走线是指彳目号层一面参考铜箔平面，一面 却和其他信号层相邻。
[0004] 对于Stripline走线其优点是信号层上下两面是电源平面，只要同层上走信号， 因此，在信号空间满足设计要求下，其信号线之间的串扰较小。但缺点是此种走线方式会增 大叠层层数，如若实现两Stripline信号层走线，需要6层叠构板，从而增大开发成本。而对 于Dual stripline设计却和stripline模式相反，即优点是，走线方式能降低叠层层数，如 实现两信号层走线，只需四层板即可。而缺点是，信号线不仅要承受同层之间的信号干扰， 也要接受相邻层之间信号的噪声影响。
[0005] 当高速走线采用Dual Stripline模式设计，若走线密度较大时，信号走线可能会 存在上下层正对情况。此种方式下信号线之间寄生电容，电感最大，因而产生的信号串扰越 强，随着信号走线长度越大，信号线之间的串扰幅度噪声也将越大。为降低信号线之间的串 扰，对此模式下信号走线设计，通常按两平行线之间距离拉开或按角度设计走线，减低噪声 的走线方式。上述两种走线方式都可以有效降低信号线之间的噪声，但也存在设计不足之 处，对于两平行线之间距离拉开的走线方式，两层信号线平行大距离拉开，这样不适合高密 度布线设计，没有太多空间可以使用。对于减低噪声的走线方式，若layout要求上下层走 线必须平行向一个方向时，将无法有效使用。
【发明内容】
[0006] 针对上下层信号平行走线设计，通过仿真及打板测试验证，提供一种减少Dual Stripline走线串扰影响的设计方法，此方法不仅能沿用保持信号向同一方向布线，同时可 有效的降低信号线之间的噪声串扰。
[0007] 本文提出的一种减少Dual Stripline走线串扰影响的设计方法主要思想是：对 于信号层相邻的长距离传输平行走线，采用交错平行方式走线，且保持两差分对中心距为 Center-to-Center Spacing=W+S-lmil，即可让串扰噪声为零点，从而有些降低相邻信号层 之间的噪声影响。
[0008] 其方法分析原理如下： 通过对Dual Stripline走线进行仿真，发现其信号串扰噪声产生原因及噪声极性变化 趋势如下： 当上下两层信号线极性相同，即上下层两信号线P line to P line, N line to N line时，信号串扰噪声为正极性，当信号线极性相反，即上下层两信号线P line to N line 时，信号串扰噪声为负极性，其中在上下两对差分线由左向右移动，即由原来相同极性（P line to P line)向相反极性移动时，中间必然会出现零噪声点，而此零噪声点的位置为： 上下两层信号线之间的Center to Center Spacing :W+S_lmil。当上下层两差分对Dual Stripline平行走线交错布线方式layout时，其串扰噪声最小。
[0009] 随着信号线移动方向不同，零噪声点将有两个，因此，根据信号线移动方向和两零 点噪声，对于平行走线的Dual Stripline信号线，我们也可按照平行交错方式布线。
[0010] 为减少上下两层差分对串扰噪声影响，layout设计可参考平行走线或平行走线交 错布线方式布线，但对于平行走线布线方式容易受PCB工艺影响，而降低噪声抑制能力。即 在PCB加工制作两信号层之间通过PP进行压合时，由于工艺管控误差，两差分线center to center间距往往会稍微偏离W+S-lmil的要求，举例如下，若线宽W为6mil，S空间为5mil, 零噪声点的center to center距离为W+S-lmil=6+5-l=10mil，若考虑板厂加工压合工艺误 差，则实际center to center距离为9或llmil，这样按照零噪声差分线间隔距离方式布线 话，串扰噪声稍偏离零噪声点，即为正噪声或负噪声，但幅值不会太大。
[0011] 若差分线按平行走线交错布线的话，当PCB压合出现管控误差时，两信号层之间 的偏移总是向一个方向，因此，交错差分线必然会存在交错前后两段串扰噪声幅值相同，极 性相反现象，其总串扰噪声相互抵消。
[0012] 因此，在layout设计时，我们建议按交错平行方式布线，即按Dual Stripline平行走线交错布线方式布线，且保持两差分对中心距即Center-to-Center Spacing=W+S-lmil，即可让串扰噪声为零点，同时也可有效抑制PCB加工时由于工艺误差 引起的噪声增大，有效的提升信号传输质量。
[0013] 本发明的有益效果是： 让串扰噪声为零点，同时也可有效抑制PCB加工时由于工艺误差引起的噪声增大，有 效的提升信号传输质量；有效改进了高速信号质量，提高了产品设计的性价比。
【专利附图】
【附图说明】
[0014] 附图1是信号噪声产生原理示意图。
[0015] 附图2是信号线空间与噪声极性变化关系示意图。
[0016] 附图3是零噪声差分线间隔距离图。
[0017] 附图4是Dual Stripline平行走线交错布线方式示意图。
[0018] 附图5是偏移与两信号之间串扰噪声关系。
【具体实施方式】
[0019] 本文提出的一种减少Dual Stripline走线串扰影响的设计方法主要思想是：对 于信号层相邻的长距离传输平行走线，采用交错平行方式走线，如图4所示，其保持两差分 对Center-to-Center Spacing=W+S-lmil，即可让串扰噪声为零点，从而有些降低相邻信号 层之间的噪声影响。其方法分析原理如下： 通过对Dual Stripline走线进行仿真，发现其信号串扰噪声产生原因及噪声极性变化 趋势如图1和2所示。
[0020] 从图1、2可知，当上下两层信号线极性相同，即上下层两信号线P line to P line，N line to N line时，信号串扰噪声为正极性，当信号线极性相反，即上下层两信号 线P line to N line时，信号串扰噪声为负极性，其中在上下两对差分线由左向右移动，即 由原来相同极性（P line to P line)向相反极性移动时，中间必然会出现零噪声点，而此 零噪声点的位置为：上下两层信号线之间的Center to Center Spacing :W+S-lmil，如图3 所示。当上下层两差分对按图3方式layout时，其串扰噪声最小。
[0021] 随着信号线移动方向不同，零噪声点将有两个，因此，根据信号线移动方向和两零 点噪声，对于平行走线的Dual Stripline信号线，我们也可按照图4交错方式布线。
[0022] 为减少上下两层差分对串扰噪声影响，layout设计可参考图3或图4方式布线， 但对于图3布线方式容易受PCB工艺影响，而降低噪声抑制能力。即在PCB加工制作两信 号层之间通过PP进行压合事，由于工艺管控误差，两差分线center to center间距往往会 稍微偏离W+S-lmil的要求，举例如下，若线宽W为6mil，S空间为5mil，零噪声点的center to center距离为W+S-lmil=6+5-l=10mil，若考虑板厂加工压合工艺误差，则实际center to center距离为9或llmil，这样按照图3方式布线话，串扰噪声稍偏离零噪声点，即为正 噪声或负噪声，但幅值不会太大。
[0023] 若差分线按图4交错方式布线话，当PCB压合出现管控误差时，两信号层之间的 偏移总是向一个方向，因此，交错差分线必然会存在交错前后两段串扰噪声幅值相同，极性 相反现象，其总串扰噪声相互抵消。如图5所示。
[0024] 因此，在layout设计时，我们建议按交错平行方式布线，即按图4方式布线，且保 持两差分对中心距即Center-t〇-Center Spacing=W+S_lmil，即可让串扰噪声为零点，同时 也可有效抑制PCB加工时由于工艺误差引起的噪声增大，有效的提升信号传输质量。
[0025] 注：W为差分线宽，S为差分对内空间。
【权利要求】
1. 一种减少Dual Stripline走线串扰影响的设计方法，其特征在于对于信号 层相邻的长距离传输平行走线，采用交错平行方式走线，且保持两差分对中心距为 Center-t〇-Center Spacing=W+S_lmil〇
2. 根据权利要求1所述的方法，其特征在于当上下两层信号线极性相同时，信号串扰 噪声为正极性；当信号线极性相反时，信号串扰噪声为负极性，其中当上下两层信号间之间 的Center to Center Spacing :W+S_lmil时，信号串扰噪声最小为0。
3. 根据权利要求2所述的方法，其特征在于随着信号线移动方向不同，零噪声点将有 两个。
4. 根据权利要求2或3所述的方法，其特征在于当PCB压合出现管控误差时，两信号 层之间的偏移总是向一个方向，使得交错差分线必然会存在交错前后两段串扰噪声幅值相 同，极性相反现象，其总串扰噪声相互抵消。
【文档编号】G06F17/50GK104102787SQ201410353562
【公开日】2014年10月15日 申请日期:2014年7月23日 优先权日:2014年7月23日
【发明者】武宁, 吴福宽 申请人:浪潮电子信息产业股份有限公司