Cmp工艺仿真方法及其仿真系统的制作方法

Cmp工艺仿真方法及其仿真系统的制作方法
【专利摘要】本发明实施例公开了一种CMP工艺仿真方法及仿真系统，该方法包括：对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；分别以各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找与各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果；对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结果；其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。从而降低了对芯片版图进行CMP工艺仿真时的计算复杂度，同时也降低了研发成本。
【专利说明】CMP工艺仿真方法及其仿真系统

【技术领域】
[0001] 本发明涉及化学机械研磨【技术领域】，尤其涉及一种CMP工艺仿真方法及其仿真系 统。

【背景技术】
[0002] 化学机械研磨（CMP, Chemical Mechanical Polishing)是当前集成电路制造技 术，特别是铜后道互连工艺中应用最广，效果最好的全局平坦化工艺。CMP工艺一般包括化 学反应、物理去除等多个步骤，是研磨粒子大小、研磨垫性质、研磨液成分、下压力、研磨垫 与晶圆相对速度等多种因素相互影响，相互作用的复杂过程。
[0003] 随着半导体加工技术的进步，纳米尺度芯片设计的复杂度明显增加，纳米芯片 设计在工艺集成方面表现出系统级芯片（SOC，System-on-Chip)和网络级芯片（N0C， Network-on-Chip)两大趋势。它们带来的直接结果就是芯片上器件集成度大大增加，使得 芯片上电子器件的数目达到几亿、十亿，甚至上百亿个规模。同时，相应的后端互连工艺为 了保证电路模块功能的正确实现，铜金属互连线的数量也明显增加，一般是器件数目的几 倍规模，从而导致一般全芯片物理版图的数据存储量可以达到几十Gb (109比特），甚至几百 Gb的数量级。
[0004] 针对如此大规模的芯片物理版图进行CMP工艺仿真是一个非常耗时的过程，特别 是在整个物理设计阶段要经历多次CMP工艺仿真-修正-再仿真-再修正等迭代过程，使 得提高CMP工艺仿真速度已经成为影响集成电路设计周期的一个主要因素之一。
[0005] 现有技术中的CMP工艺仿真系统主要包括三种：硅片级（wafer-level) CMP工艺 仿真系统、芯片级（die-level)CMP工艺仿真系统和图形级（如feature-level,具体可参 考"A Feature-Scale Greenwood - Williamson Model for Metal Chemical Mechanical Planarization，' 和 "A model for chemical - mechanical polishing of a material surface based on contact mechanics"的文献资料）CMP工艺仿真系统。由于集成电路设 计人员与生产线工程师更加关注集成电路设计功能的正确实现和芯片大规模量产有效良 率的提高，因此，硅片级CMP工艺仿真系统和芯片级CMP工艺仿真系统更加受到关注，并得 到了广泛的应用。而图形级CMP工艺仿真系统的研究重点在于CMP工艺的化学反应腐蚀机 理和机械去除机理，因此，图形级CMP工艺仿真系统可以处理不同几何布局以及不同边界 条件下，版图图形的CMP工艺细节，从而可以借助于测试芯片版图的设计和实验表征，在数 值仿真的基础上，得到按照CMP工艺仿真工程师设计的各种版图的CMP工艺仿真效果，且精 度较高。但是，这种图形级CMP工艺仿真系统在芯片版图CMP工艺仿真处理过程中，数据量 极大，计算成本高昂，即使在现有的计算集群的超强处理能力下，也无法应用于现有功能齐 全，集成度极高的处理芯片分析过程，从而使得其无法应用于现有芯片级和硅片级CMP工 艺仿真流程。
[0006] 因此，提供一种快速有效，且能够满足正确预测CMP工艺后芯片表面形貌的要求 的CMP工艺仿真方法及其仿真系统，已经成为半导体加工工艺和工艺建模领域亟待解决的 问题。


【发明内容】

[0007] 为解决上述技术问题，本发明实施例提供了一种CMP工艺仿真方法及其仿真系 统，以能够快速有效的对芯片版图进行CMP工艺仿真，且能够满足正确预测CMP工艺后芯片 表面形貌的要求。
[0008] 为解决上述问题，本发明实施例提供了如下技术方案：
[0009] 一种CMP工艺仿真方法，包括：
[0010] 对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；
[0011] 分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中， 查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格 单元的CMP工艺仿真结果；
[0012] 对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿 真结果；
[0013] 其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征 以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
[0014] 优选的，所述多维空间数据表格的形成方法包括：
[0015] 选取芯片版图的样本集，所述样本集中包括各种几何布局和/或各种模块组合的 芯片版图；
[0016] 对所述样本集中的每一个芯片版图提取图形特征；
[0017] 利用图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行数值仿 真，提取各芯片版图的图形级CMP工艺仿真数据；
[0018] 根据所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据， 建立包括决定CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP工艺仿真表面形 貌数据对应关系的多维空间数据表格。
[0019] 优选的，对所述样本集中的每一个芯片版图提取图形特征包括：
[0020] 根据CMP工艺要求确定版图局域面积的大小，将所述样本集中的每一个芯片版图 划分成多个第二局部芯片单元；
[0021] 对所述第二局部芯片单元的图形特征进行提取。
[0022] 优选的，所述第二局部芯片单元的确定方法包括：
[0023] 从样本集中选取一实验样本；
[0024] 根据CMP工艺要求确定版图局域面积的大小，将所述实验样本中的芯片版图划分 成多个第一局部芯片单兀；
[0025] 提取各第一局部芯片单元的图形特征，对所述实验样本进行图形级CMP工艺仿真 和CMP工艺，获得所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据；
[0026] 计算所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差；
[0027] 判断所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差是否在预设 范围内；
[0028] 如果是，则将所述第一局部芯片单元记为第二局部芯片单元；
[0029] 如果否，则对所述第一局部芯片单元进行进一步划分，直至所述实验样本的图形 级CMP工艺仿真数据和CMP工艺数据的误差在预设范围内，并将进一步划分后的局部芯片 单元记为第二局部芯片单元。
[0030] 优选的，对所述第二局部芯片单元的图形特征进行提取后还包括：
[0031] 选取位移算子，以所述第二局部芯片单元为起点，按照所述位移算子，分别采用横 向位移、纵向位移和/或中心发散位移三种方法确定第三局部芯片单元；
[0032] 对所述第三局部芯片单元所包括的第二局部芯片单元的图形特征进行平均，获得 所述第三局部芯片单元的图形特征。
[0033] 优选的，利用图形级CMP工艺仿真，对所述样本集中的每一个芯片版图进行数值 仿真，提取图形级CMP工艺仿真数据前还包括：
[0034] 制备测试芯片，对所述测试芯片进行CMP工艺，并对所述测试芯片相对应的版图 进行CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其图形级CMP工艺仿真后 的仿真数据；
[0035] 对比所记录的所述测试芯片经过CMP工艺后的实验数据及其相应的版图经过图 形级CMP工艺仿真后的仿真数据，对图形级CMP工艺仿真系统进行校准。
[0036] 优选的，分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据 表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述 各个网格单元的CMP工艺仿真结果包括：
[0037] 分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中， 查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据；
[0038] 对查找到的与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据进 行数据处理，获得所述各个网格单元的CMP工艺仿真结果。
[0039] 优选的，确定各个网格单元的索引目标时，以与所述芯片版图CMP工艺最直接相 关的图形特征为第一索引目标，并依此按照所述芯片版图各图形特征与所述全芯片CMP工 艺的相关程度的递减顺序，确定第二索引目标和第三索引目标。
[0040] 一种CMP工艺仿真系统，包括：
[0041] 第一图形特征提取单元，对芯片版图进行网格划分，形成多个网格单元，提取各个 网格单元的图形特征；
[0042] CMP工艺表面形貌获取单元，分别以所述各个网格单元的图形特征为索引目标，在 预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形 貌数据，获得所述各个网格单元的CMP工艺仿真结果；
[0043] CMP工艺表面形貌展示单元，对各个网格单元的CMP工艺仿真结果进行汇总，获 得所述芯片版图的CMP工艺仿真结果，并提供直观展示CMP工艺后芯片版图的表面形貌特 征；
[0044] 其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征 以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
[0045] 优选的，还包括：建立所述预设多维空间数据表格的数据提取和处理单元。
[0046] 优选的，所述数据提取和处理单元包括：
[0047] 第二图形特征提取单元，对样本集中的每一个芯片版图提取图形特征，其中，所述 样本集中包括各种几何布局和/或各种模块组合的芯片版图；
[0048] CMP工艺仿真数据提取单元，利用图形级CMP工艺仿真系统，对所述样本集中的每 一个芯片版图进行数值仿真，提取其图形级CMP工艺仿真数据；
[0049] 数据处理单元，根据所述样本集中的每一个芯片版图的图形特征及其图形级CMP 工艺仿真数据，建立包括决定CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP 工艺仿真表面形貌数据对应关系的多维空间数据表格。
[0050] 优选的，所述数据提取和处理单元还包括：
[0051] 实验验证单元，制备测试芯片，对所述测试芯片进行CMP工艺，并对所述测试芯片 相对应的版图进行CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其图形级CMP 工艺仿真后的仿真数据；
[0052] 校准单元，对比所记录的所述测试芯片经过CMP工艺后的实验数据及其相应的版 图经过图形级CMP工艺仿真后的仿真数据，对图形级CMP工艺仿真系统进行校准。
[0053] 与现有技术相比，上述技术方案具有以下优点：
[0054] 本发明实施例所提供的技术方案中包含包括决定CMP工艺表面形貌特征的图形 特征以及图形级CMP工艺仿真表面形貌数据对应关系的预设多维空间数据表格，从而在对 芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征后，可以快速有 效地分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找 与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元 的CMP工艺仿真结果，进而对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版 图的CMP工艺仿真结果，降低了对所述芯片版图进行CMP工艺仿真过程中的计算复杂度，从 而使得集成电路整体设计的研发成本也降低了。
[0055] 此外，由于本发明实施例所提供的技术方案中，所述多维空间数据表格中的CMP 工艺仿真表面形貌数据为图形级CMP工艺仿真表面形貌数据，即利用图形级CMP工艺仿真 系统对芯片版图进行仿真，获得的CMP工艺仿真表面形貌数据，因此，本发明实施例中分别 以所述各个网格单元的图形特征为索引目标，在所述多维空间数据表格中，查找获得的芯 片版图的CMP工艺仿真结果精度较高，能够满足正确预测CMP工艺后芯片表面形貌的要求。

【专利附图】

【附图说明】
[0056] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据 这些附图获得其他的附图。
[0057] 图1为本发明实施例所提供的CMP工艺仿真方法的流程示意图；
[0058] 图2为本发明实施例所提供的芯片版图划分示意图；
[0059] 图3为图2中芯片版图划分后，第二局部芯片单元的结构示意图；
[0060] 图4为图2中芯片版图划分后，以所述第二局部芯片单元为起点，采用横向位移方 法，选取的第三局部芯片示意图；
[0061] 图5为图2中芯片版图划分后，以所述第二局部芯片单元为起点，采用纵向位移方 法，选取第三局部芯片的示意图；
[0062] 图6为图2中芯片版图划分后，以所述第二局部芯片单元为起点，采用中心发散位 移方法，选取第三局部芯片的示意图；
[0063] 图7为本发明一个实施例中，以图形特征为索引目标，在预设多维空间数据表格 中，查找与该版图各图形特征对应的CMP工艺仿真表面形貌数据的方法示意图。

【具体实施方式】
[0064] 正如【背景技术】部分所述，提供一种快速有效，且能够满足正确预测CMP工艺后芯 片表面形貌的要求的CMP工艺仿真方法及其仿真系统，已经成为半导体加工工艺和工艺建 模领域亟待解决的问题。
[0065] 发明人研究发现，现有技术中的CMP工艺仿真方法在对全芯片物理版图进行CMP 工艺仿真时，无论采用哪种CMP工艺仿真系统，也不论采用串行模式还是并行模式，在每次 对芯片版图进行仿真的过程中，都需要针对具体的芯片版图中的每个微小区域，作出详细 的仿真计算，导致计算复杂度相对较高，从而导致CMP工艺仿真系统的仿真效率较低，而 且，仿真计算成本较高，使得集成电路整体设计的研发成本也较高。
[0066] 因此，建立一种成本较低，仿真速度较快，且能够满足正确预测CMP工艺后芯片表 面形貌要求的CMP工艺仿真方法及其仿真系统成为提升全芯片CMP工艺仿真软件性能的关 键技术环节。
[0067] 发明人进一步研究发现，在纳米级集成电路物理设计过程中，芯片版图的铜层金 属互连结构具有相似的几何布局特征，且所述芯片版图划分后，不同单元区域的图形特征 具有均匀化的特点，并且任意单元网格的CMP工艺研磨效果都不同程度的受到其邻近网格 的图形特征的影响。
[0068] 有鉴于此，本发明实施例提供了一种CMP工艺仿真方法，包括：
[0069] 对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征；
[0070] 分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中， 查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格 单元的CMP工艺仿真结果；
[0071] 对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿 真结果；
[0072] 其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征 以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
[0073] 相应的，本发明还提供了一种CMP工艺仿真系统，包括：
[0074] 第一图形特征提取单元，对芯片版图进行网格划分，形成多个网格单元，提取各个 网格单元的图形特征；
[0075] CMP工艺表面形貌获取单元，分别以所述各个网格单元的图形特征为索引目标，在 预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形 貌数据，获得所述各个网格单元的CMP工艺仿真结果；
[0076] CMP工艺表面形貌展示单元，对各个网格单元的CMP工艺仿真结果进行汇总，获得 所述芯片版图的CMP工艺仿真结果，并提供直观的展示CMP工艺后芯片版图的表面形貌特 征；
[0077] 其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征 以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
[0078] 本发明实施例所提供的技术方案中包含包括决定CMP工艺表面形貌特征的图形 特征以及图形级CMP工艺仿真表面形貌数据对应关系的预设多维空间数据表格，从而在对 芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征后，可以快速有 效地分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找 与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元 的CMP工艺仿真结果，进而对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版 图的CMP工艺仿真结果，降低了对所述芯片版图进行CMP工艺仿真过程中的计算复杂度，从 而使得集成电路整体设计的研发成本也降低了。
[0079] 此外，由于本发明实施例所提供的技术方案中，所述多维空间数据表格中的CMP 工艺仿真表面形貌数据为图形级CMP工艺仿真表面形貌数据，即利用图形级CMP工艺仿真 系统对芯片版图进行仿真，获得的CMP工艺仿真表面形貌数据。因此，本发明实施例中分别 以所述各个网格单元的图形特征为索引目标，在所述多维空间数据表格中，查找获得的芯 片版图的CMP工艺仿真结果精度较高，能够满足正确预测CMP工艺后芯片表面形貌的要求。
[0080] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。
[0081] 在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不 同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类 似推广。因此本发明不受下面公开的具体实施的限制。
[0082] 如图1所示，本发明实施例提供了一种CMP工艺仿真方法，包括：
[0083] 步骤1 :对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形 特征。
[0084] 首先，按照CMP工艺要求，对所述芯片版图进行网格划分，将所述芯片版图划分成 多个网格单元，然后，根据各个网格单元内互连线的面积和周长，计算所述各个网格单元的 图形特征，其中，所述各个网格单元的图形特征是指描述各个网格单元图形的特征参数，优 选的，所述图形特征包括但不仅限于等效间距、等效线宽和等效密度。在本发明实施例中， 以所述图形特征为等效间距、等效线宽和等效密度为例，对本发明实施例所提供的CMP工 艺仿真方法进行描述。
[0085] 步骤2 :分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据 表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述 各个网格单元的CMP工艺仿真结果。其中，所述预设多维空间数据表格为包括决定CMP工 艺表面形貌特征的图形特征以及图形级CMP工艺仿真表面形貌数据对应关系的多维空间 数据表格。
[0086] 需要说明的是，由于铜后道互连工艺中，同层金属互连线的几何布局具有类似的 图形特征，因此，本发明实施例中所提供的多维空间数据表格为具有充分几何布局规律，并 按主要图形特征配套表征的多维空间数据表格。借助该多维空间数据表格，本发明实施例 所提供的CMP工艺仿真方法中，版图划分处理步骤可以把多层金属互连结构中每一层金属 线层中每个单元网格的图形特征进行有效分类，从而为图形级CMP工艺仿真后芯片版图的 表面形貌提供表征基础。
[0087] 在本发明的一个实施例中，所述多维空间数据表格的形成方法包括：
[0088] 步骤01 :选取芯片版图的样本集，所述样本集中包括各种几何布局和/或各种模 块组合的芯片版图。
[0089] 针对具体代工厂商、具体工艺线和具体CMP工艺流程，进行用于CMP建模的芯片版 图设计，从而获得同一工艺条件下，各种几何布局和/或各种模块组合的芯片版图，并从中 选取芯片版图的样本集。其中，所述各种几何布局和/或各种模块组合的芯片版图包括相 同工艺条件下，大量常见互连线结构的具体几何布局版图以及个别不常见互连线结构的布 局版图。
[0090] 需要说明的是，各种几何布局和/或各种模块组合的芯片版图包括：不同几何布 局但相同模块组合的芯片版图、相同几何布局但不同模块组合的芯片版图以及不同几何布 局且不同模块组合的芯片版图。
[0091] 步骤02 :对所述样本集中每一个芯片版图提取图形特征。
[0092] 在本发明的一个优选实施例中，对所述样本集中每一个芯片版图提取图形特征包 括：
[0093] 步骤021，根据CMP工艺要求确定版图局域面积的大小，将所述样本集中每一个芯 片版图划分成多个第二局部芯片单元。
[0094] 需要说明的是，所述第二局部芯片单元的面积越小，数据越多，进行图形级CMP 工艺仿真时的计算越精细，但相应的计算数据量也越大；面积越大，数目越少，进行图形街 CMP工艺时的计算量越小，但相应的计算精细度也会降低。
[0095] 在本实施例的一个实施例中，所述第二局部芯片单元的确定方法包括：
[0096] 从样本集中选取一实验样本；
[0097] 根据CMP工艺要求确定版图局域面积的大小，将所述实验样本中的芯片版图划分 成多个第一局部芯片单兀；
[0098] 具体的，如图2所示，以某一芯片版图为例，按照CMP工艺要求确定版图局域面积 的大小，将所述芯片版图200划分成由多个具有所述局域面积的第一局部芯片单元201 (图 2中斜线区域）组成的结构，优选的，所述局域面积的大小范围为0. 001 μ m2-250000 μ m2,更 优选的，在本发明的一个具体实施例中，所述局域面积的大小为10000 μ m2。
[0099] 需要说明的是，所述第一局部芯片单元201的可以为任意特定图形，如矩形、圆形 或椭圆形等，本发明对此并不做限定。优选的，在本发明的一个实施例中，所述第一局部芯 片单元201为边长为100 μ m的正方形。
[0100] 提取各第一局部芯片单元的图形特征，对所述实验样本进行图形级CMP工艺仿真 和CMP工艺，获得所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据；
[0101] 计算所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差；
[0102] 判断所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差是否在预设 范围内；
[0103] 如果是，则将所述第一局部芯片单元记为第二局部芯片单元；
[0104] 如果否，则对所述第一局部芯片单元进行进一步划分，直至所述实验样本的图形 级CMP工艺仿真数据和CMP工艺数据的误差在预设范围内，并将进一步划分后的局部芯片 单元记为第二局部芯片单元；
[0105] 其中，所述预设范围优选为误差允许范围，但本发明对此并不做限定，具体视其工 艺需求而定。
[0106] 在本实施例中，以将对所述第一局部芯片单元201进行进一步划分后得到第二局 部芯片单元为例进行描述，即将所述第一局部芯片单元201划分成多个第二局部芯片单元 202。
[0107] 如图2所示，对所述第一局部芯片单元201(图2中斜线区域）进行进一步划分， 将所述第一局部芯片单元201划分成多个等面积的第二局部芯片单元202 (图2中黑色区 域）组成的结构，优选的，所述第一局部芯片单元201划分成第二局部芯片单元202的份数 范围为2-10 1(1，包括端点值。需要说明的是，所述第二局部芯片单元202的形状可以为具有 特定形状的任意图形，如矩形、三角形或正方形等，本发明对比并不做限定。
[0108] 优选的，在本发明的一个具体实施例中，所述第二局部芯片单元202的形状为正 方形，面积为1 μ m2,即将所述局域面积的大小为10000 μ m2的第一局部芯片单元201划分 成10000个面积大小为1 μ m2的第二局部芯片单元202。
[0109] 需要说明的是，在本发明的其他实施例中，可以对所述实验样本的芯片版图进行 一次划分后，直接将获得的所述第一局部芯片单元记为第二局部芯片单元，也可以对所述 实验样本的芯片版图进行多次划分后，将最终获得的最小局部芯片单元记为第二局部芯片 单元，本发明对此并不做限定，视具体的工艺需求而定。
[0110] 步骤022,对所述第二局部芯片单元202的图形特征进行提取。所述第二局部芯片 单元202的图形特征包括所述第二局部芯片单元202内互连线的面积、周长、等效密度、等 效线宽以及等效间距等，在对所述第二局部芯片单元202的图形特征进行提取时，优选为 先提取所述第二局部芯片单元202内所包括互连线的周长和面积，然后对所提取到的所述 第二局部芯片单元202内所包括互连线的周长和面积进行数据处理，从而得到所述第二局 部芯片单元202内互连线的等效密度、等效线宽以及等效间距等。
[0111] 如图3所示，在本发明的一个实施例中，对于所述芯片版图划分后形成的第二局 部芯片单元202,其大小为D*D的正方形网格，且该网格内共包括LI、L2、L3、L4和L5五段 互连线微元结构。其中，11、1^2、1^3、1^4和1^5五段互连线微元结构的周长分别为？1、？2、？3、 P4和P5,面积分别为31、32、33、34和35，则该第二局部芯片单元202内互连线的等效密度 ￠/ = './β2，等效线宽J ，等效间距 ￥可根据计算公式d = I/(I+w) 计算获得。
[0112] 在本发明的一个实施例中，当所述第二局部芯片单元202的面积大小选择合理 时，相邻第二局部芯片单元202之间的影响较小，即在进行图形级CMP工艺仿真时，可以不 考虑邻近效应等的影响，在本实施例中，所述第二局部芯片单元即为步骤1中的网格单元。
[0113] 在本发明的另一个实施例中，所述第二局部芯片单元202的面积大小选择较小， 相邻第二局部芯片单元202之间的影响较大，即在进行图形级CMP工艺仿真时，需要考虑邻 近效应等的影响。在该实施例中，在步骤022之后还包括：
[0114] 步骤023,选取位移算子，以所述第二局部芯片单元202为起点，按照所述位移 算子，分别采用横向位移、纵向位移和/或中心发散位移三种方法确定第三局部芯片单元 203。
[0115] 在本发明的一个实施例中，以位移算子选取2为例，对以所述第二局部芯片单元 202为起点，按照所述位移算子，分别采用横向位移、纵向位移和/或中心发散位移三种方 法确定第三局部芯片单元203。
[0116] 具体的，如图4所示，以位移算子为2,按照横向向后（或向前）位移方向，选取主 关注网格区域202及其横向后方（或前方）紧毗邻的2个网格，作为第三局部芯片单元203 ; 如图5所示，以位移算子为2,按照纵向向后（或向前）位移方向，选取主关注网格区域202 及其纵向后方（或前方）紧毗邻的2个网格，作为第三局部芯片单元203 ;如图6所示，以 位移算子为2,并以主关注网格区域202为中心，向四周位移方向发散，选取主关注网格202 周围最近邻8个网格，组成第三局部芯片单元203。
[0117] 需要说明的是，在本发明的其他实施例中，所述位移算子还可以选为3、4或5等任 意正整数，本发明对此并不做限定，视具体情况而定。还需要说明的是，本发明实施例中所 提供的分别采用横向位移、纵向位移和中心发散位移三种方法，对第三局部芯片单元的图 形特征进行提取只是一个优选实施例，在本发明的其他实施例中，还可以将已经划分好的 第二局部芯片单元202以数目3、4、5等进行分组，将重新分组后形成的新的网格单元记为 第三局部芯片单元，即所述第三局部芯片单元包括N个第二局部芯片单元202,其中，N可以 为3、4或5等任一正整数。
[0118] 步骤024 :对所述第三局部芯片单元所包括的第二局部芯片单元的图形特征进行 平均，获得所述第三局部芯片单元的图形特征。需要说明的是，在本实施例中，所述第三局 部芯片单元为步骤1中的网格单元。
[0119] 需要说明的是，在对不同的第三局部芯片单元203的图形特征进行提取时，对于 其所包括的相同第二局部芯片单元202部分，可以重复利用已经提取第二局部芯片单元 202的图形特征，从而实现图形特征的一次提取，多次利用，提高所述CMP工艺仿真方法的 计算效率。
[0120] 还需要说明的是，在对所述第三局部芯片单元所包括的第二局部芯片单元的图形 特征进行平均时，可以选择算术平均，也可以选择加权平均，本发明对此并不做限定，具体 视情况而定。
[0121] 由此可见，在本发明实施例中所提供的第三局部芯片单元图形特征提取过程中， 可以直接利用所述芯片版图划分后，第二局部芯片单元202图形特征的提取结果，从而可 以实现芯片版图一次划分，多次利用，全方位提取其图形特征，进而降低在对芯片版图进行 图形特征提取过程中的计算复杂度，提高CMP工艺仿真方法中芯片版图图形特征提取的效 率。
[0122] 步骤03 :利用图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行 数值仿真，提取各芯片版图图形级CMP工艺仿真数据。
[0123] 需要说明的是，利用图形级CMP工艺仿真系统对所述样本集中的每一个芯片版图 进行数值仿真，提取各个芯片版图图形级CMP工艺仿真数据时，所述图形级CMP工艺仿真 系统所采用的数值仿真手段包括基于接触力学、流体力学和化学反应动力学的CMP工艺仿 真，而图形级CMP工艺仿真系统中的关键参数与边界条件的选取，决定着所述图形级CMP工 艺仿真结果的可靠性和准确度，因此，在利用图形级CMP工艺仿真系统，对所述样本集中的 每一个芯片版图进行数值仿真，提取各芯片版图图形级CMP工艺仿真数据之前，还需要对 所述图形级CMP工艺仿真系统进行校准。
[0124] 具体的，在本发明的一个优选实施例中，所述图形级CMP工艺仿真系统的校准包 括：
[0125] 针对具体代工厂商、具体工艺线以及具体工艺流程进行用于CMP工艺建模的测试 芯片的版图设计和制备，然后对所述测试芯片进行CMP工艺，并对所述测试芯片相对应的 版图进行图形级CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其相对应的版 图图形级CMP工艺仿真后的仿真数据。需要说明的是，所述测试芯片的工艺条件与本发明 实施例中所提供的芯片版图的制作工艺条件完全相同，即所述测试芯片与本发明实施例中 所提供的芯片版图的具体代工厂商、具体工艺线以及具体工艺流程均相同。
[0126] 由于CMP工艺建模测试芯片的设计已为本领域人员所公知，本发明对此不再详细 赘述，具体可参考2009年12月31日提交的发明名称为"一种化学机械研磨工艺建模的集 成电路版图结构"的专利申请；所述测试芯片的制备与测试也为本领域人员所公知，本发明 对此也不再详细赘述。
[0127] 在本发明的一个优选实施例中，所述测试芯片包括多个长度和宽度大于100 μ m 的矩形结构模块，所述矩形结构模块分为普通矩形结构模块和测试相关间距影响的矩形结 构模块，且相邻矩形结构模块之间的距离范围为〇 μ m-300 μ m。每一矩形结构模块内部均由 金属互连线和介质层构成，包括：不同线宽的金属互连线孤立线结构单元、不同密度和线宽 的金属互连线组成的组合结构单元、不同间距矩形结构模块组成的复合结构单元以及不规 则互连线和介质层构成的真实设计单元等。
[0128] 如图7所示，所述测试芯片版图一般包括：电阻测试结构、孤立线测试结构、相关 间距测试结构、面积测试结构、组合线测试结构、冗余金属填充与电容测试结构、真实版图 设计结构、其他不同线宽和密度组合的结构，以及特殊图形特征结构。在对所述测试芯片 经过CMP工艺后的表面形貌特征进行测试的过程中，优选的，对于大尺寸结构单元，可以采 用传统的 SEM(Scanning Electron microscope,扫描电子显微镜）和 AFM(Atomic Force microscope，原子力显微镜）方法进行测量，其中，AFM能够获得各矩形结构模块内互连结 构的介质侵蚀数据，SEM可以获得金属互连线的厚度数据；对于金属互连线线宽很小或间 距很小的结构单元，可以采用电特性测量的方法，利用互连线的电阻特性反向推导得到该 结构单元中金属互连线的厚度信息，然后对所获得的描述所述测试芯片经过CMP工艺后表 面形貌特征的数据进行记录，获得所述测试芯片CMP工艺后的实验数据。
[0129] 获得所述测试芯片经过CMP工艺后，描述其表面形貌特征的实验数据后，利用图 形级CMP工艺仿真系统，对所述测试芯片相应的版图进行仿真，并记录所述测试芯片相应 的版图经过图形级CMP工艺仿真后的仿真数据。
[0130] 然后，对比所记录的所述测试芯片经过CMP工艺后的实验数据及其相应的版图经 过图形级CMP工艺仿真后的仿真数据，对所述图形级CMP工艺仿真系统中关键参数进行校 准。
[0131] 对图形级CMP工艺仿真系统校准之后，利用校准后的图形级CMP工艺仿真系统， 对所述样本集中的每一个芯片版图进行数值仿真，获得各芯片版图图形级CMP工艺仿真数 据。
[0132] 步骤04:根据所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿 真数据，建立包括决定CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP工艺仿 真表面形貌数据对应关系的多维空间数据表格。
[0133] 获得步骤03中所述样本集中的每一个芯片版图的图形级CMP工艺仿真数据之后， 结合步骤02中所提取的样本集中的每一个芯片版图的图形特征，对所述样本集中的每一 个芯片版图的图形特征及其图形级CMP工艺仿真数据进行分析和统计，获得所述样本集中 的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据之间的对应关系，从而根据对 所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据，建立包括决定 CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP工艺仿真表面形貌数据对应关 系的多维空间数据表格。
[0134] 需要说明的是，在本发明的一个优选实施例中，优选为利用图形级CMP工艺仿真 中网格划分的优势，直接对所获得的各个芯片版图图形级CMP工艺仿真数据进行面积平均 化处理，从而获得各个芯片版图图形级CMP工艺仿真表面形貌数据。
[0135] 还需要说明的是，在本发明的另一个实施例中，为了提高所述多维空间数据表格 的可靠性，还可以辅助所述测试芯片的实验测试数据结果，对多维空间数据表格中的空白 区域进行有效填补，建立针对具体工艺线，具体CMP工艺流程，不同批次工艺流片的CMP工 艺后表面形貌的多维多元函数表格。
[0136] 基于预设多维空间数据表格，分别以所述各网格单元的图形特征为索引目标，在 所述预设多维空间数据表格中，查找与所述各个网格单元的图形特征相对应的CMP工艺仿 真表面形貌数据，从而得到各网格单元的CMP工艺仿真结果。
[0137] 需要说明的是，在本发明的一个优选实施中，为了便于查询，可以采用数学中对应 关系的描述方法，将所述多维空间数据表格中，决定CMP工艺表面形貌特征的图形特征记 为自变量，其相应的图形级CMP工艺仿真表面形貌数据记为因变量。
[0138] 优选的，在本发明的一个实施例中，分别以所述各个网格单元的图形特征为索引 目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿 真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果包括：
[0139] 分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中， 查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据；
[0140] 利用线性数值拟合方法或非线性数值拟合方法，对查找到的与所述各个网格单元 图形特征对应的CMP工艺仿真表面形貌数据进行数据处理，获得所述各个网格单元的CMP 工艺仿真结果。
[0141] 在本发明的一个具体实施例中，所述拟合方法优选为线性数值拟合方法，更优选 为等概率加权平均法。
[0142] 具体的，如图7所示，对芯片版图划分后，某一划分后的网格单元的图形特征包 括：等效密度为28%，等效线宽为2. 08 μ m，等效间距为7. 2 μ m。然后，首先，以所述等效密 度d为第一索引目标，通过查表法，在所述多维空间数据表格中，查找与等效密度为28%最 毗邻的两个图形级CMP工艺仿真表面形貌数据dl和d2 ;其次，以所述等效线宽I为第二索 引目标，通过查表法，在所述多维空间数据表格中，找到与图形级CMP工艺仿真表面形貌数 据dl和d2最毗邻的四个图形级CMP工艺仿真表面形貌数据II、12、13和14,且分别两两对 应与图形级CMP工艺仿真表面形貌数据dl和d2 ;然后，再以等效间距w为第三索引目标，通 过查表法，在所述多维空间数据表格中，找到与图形级CMP工艺仿真表面形貌数据II、12、 13和14最毗邻的八个图形级CMP工艺仿真表面形貌数据wl、w2、w3、w4、w5、w6、w7和w8， 且分别两两对应与图形级CMP工艺仿真表面形貌数据I1、I2、I3和14 ;最后，利用等概率加 权平均法，对所获得的八个图形级CMP工艺仿真表面形貌数据wl、w2、w3、w4、w5、w6、w7和 w8进行等概率加权平均，得到该网格单元的CMP工艺仿真结果t。在本发明实施例中，所述 该网格单元的CMP工艺仿真结果t代表该网格单元的版图厚度信息，即

【权利要求】
1. 一种CMP工艺仿真方法，其特征在于，包括： 对芯片版图进行网格划分，形成多个网格单元，提取各个网格单元的图形特征； 分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找 与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据，获得所述各个网格单元 的CMP工艺仿真结果； 对各个网格单元的CMP工艺仿真结果进行汇总，获得所述芯片版图的CMP工艺仿真结 果； 其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征以及 图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
2. 根据权利要求1所述的仿真方法，其特征在于，所述多维空间数据表格的形成方法 包括： 选取芯片版图的样本集，所述样本集中包括各种几何布局和/或各种模块组合的芯片 版图； 对所述样本集中的每一个芯片版图提取图形特征； 利用图形级CMP工艺仿真系统，对所述样本集中的每一个芯片版图进行数值仿真，提 取各芯片版图的图形级CMP工艺仿真数据； 根据所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺仿真数据，建立 包括决定CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP工艺仿真表面形貌数 据对应关系的多维空间数据表格。
3. 根据权利要求2所述的仿真方法，其特征在于，对所述样本集中的每一个芯片版图 提取图形特征包括： 根据CMP工艺要求确定版图局域面积的大小，将所述样本集中的每一个芯片版图划分 成多个第二局部芯片单元； 对所述第二局部芯片单元的图形特征进行提取。
4. 根据权利要求3所述的仿真方法，其特征在于，所述第二局部芯片单元的确定方法 包括： 从样本集中选取一实验样本； 根据CMP工艺要求确定版图局域面积的大小，将所述实验样本中的芯片版图划分成多 个第一局部芯片单兀； 提取各第一局部芯片单元的图形特征，对所述实验样本进行图形级CMP工艺仿真和 CMP工艺，获得所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据； 计算所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差； 判断所述实验样本的图形级CMP工艺仿真数据和CMP工艺数据的误差是否在预设范围 内； 如果是，则将所述第一局部芯片单元记为第二局部芯片单元； 如果否，则对所述第一局部芯片单元进行进一步划分，直至所述实验样本的图形级CMP 工艺仿真数据和CMP工艺数据的误差在预设范围内，并将进一步划分后的局部芯片单元记 为第二局部芯片单元。
5. 根据权利要求3所述的仿真方法，其特征在于，对所述第二局部芯片单元的图形特 征进行提取后还包括： 选取位移算子，以所述第二局部芯片单元为起点，按照所述位移算子，分别采用横向位 移、纵向位移和/或中心发散位移三种方法确定第三局部芯片单元； 对所述第三局部芯片单元所包括的第二局部芯片单元的图形特征进行平均，获得所述 第三局部芯片单元的图形特征。
6. 根据权利要求2所述的仿真方法，其特征在于，利用图形级CMP工艺仿真，对所述样 本集中的每一个芯片版图进行数值仿真，提取图形级CMP工艺仿真数据前还包括： 制备测试芯片，对所述测试芯片进行CMP工艺，并对所述测试芯片相对应的版图进行 CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其图形级CMP工艺仿真后的仿真 数据； 对比所记录的所述测试芯片经过CMP工艺后的实验数据及其相应的版图经过图形级 CMP工艺仿真后的仿真数据，对图形级CMP工艺仿真系统进行校准。
7. 根据权利要求1所述的仿真方法，其特征在于，分别以所述各个网格单元的图形特 征为索引目标，在预设多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP 工艺仿真表面形貌数据，获得所述各个网格单元的CMP工艺仿真结果包括： 分别以所述各个网格单元的图形特征为索引目标，在预设多维空间数据表格中，查找 与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据； 对查找到的与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数据进行数 据处理，获得所述各个网格单元的CMP工艺仿真结果。
8. 根据权利要求7所述的仿真方法，其特征在于，确定各个网格单元的索引目标时，以 与所述芯片版图CMP工艺最直接相关的图形特征为第一索引目标，并依此按照所述芯片版 图各图形特征与所述全芯片CMP工艺的相关程度的递减顺序，确定第二索引目标和第三索 引目标。
9. 一种CMP工艺仿真系统，其特征在于，包括： 第一图形特征提取单元，对芯片版图进行网格划分，形成多个网格单元，提取各个网格 单元的图形特征； CMP工艺表面形貌获取单元，分别以所述各个网格单元的图形特征为索引目标，在预设 多维空间数据表格中，查找与所述各个网格单元图形特征对应的CMP工艺仿真表面形貌数 据，获得所述各个网格单元的CMP工艺仿真结果； CMP工艺表面形貌展示单元，对各个网格单元的CMP工艺仿真结果进行汇总，获得所述 芯片版图的CMP工艺仿真结果，并提供直观展示CMP工艺后芯片版图的表面形貌特征； 其中，所述预设多维空间数据表格为包括决定CMP工艺表面形貌特征的图形特征以及 图形级CMP工艺仿真表面形貌数据对应关系的多维空间数据表格。
10. 根据权利要求9所述的仿真系统，其特征在于，还包括：建立所述预设多维空间数 据表格的数据提取和处理单元。
11. 根据权利要求10所述的仿真系统，其特征在于，所述数据提取和处理单元包括： 第二图形特征提取单元，对样本集中的每一个芯片版图提取图形特征，其中，所述样本 集中包括各种几何布局和/或各种模块组合的芯片版图； CMP工艺仿真数据提取单元，利用图形级CMP工艺仿真系统，对所述样本集中的每一个 芯片版图进行数值仿真，提取其图形级CMP工艺仿真数据； 数据处理单元，根据所述样本集中的每一个芯片版图的图形特征及其图形级CMP工艺 仿真数据，建立包括决定CMP工艺表面形貌特征的图形特征以及其相应的图形级CMP工艺 仿真表面形貌数据对应关系的多维空间数据表格。
12.根据权利要求11所述的仿真系统，其特征在于，所述数据提取和处理单元还包括： 实验验证单元，制备测试芯片，对所述测试芯片进行CMP工艺，并对所述测试芯片相对 应的版图进行CMP工艺仿真，记录所述测试芯片CMP工艺后的实验数据及其图形级CMP工 艺仿真后的仿真数据； 校准单元，对比所记录的所述测试芯片经过CMP工艺后的实验数据及其相应的版图经 过图形级CMP工艺仿真后的仿真数据，对图形级CMP工艺仿真系统进行校准。
【文档编号】G06F17/50GK104123428SQ201410400134
【公开日】2014年10月29日 申请日期:2014年8月14日 优先权日:2014年8月14日
【发明者】刘宏伟, 陈岚, 方晶晶, 孙艳, 张贺, 马天宇 申请人:中国科学院微电子研究所