一种防抄袭sip芯片的制作方法
【专利摘要】本发明公开了一种防抄袭SIP芯片，包括配置芯片，其特征在于所述SIP芯片还包括CPLD；所述CPLD包括接口模块、软件销毁电路、数据总线导通电路、防抄袭检测模块和MUX选择模块。为了保护配置芯片内部的软件信息，当检测到有非法的读取SIP芯片内的配置芯片软件的操作，便会自动启动相应电路，清除配置芯片中的软件数据。软件数据被清除后，即便抄袭者能够逆向复制SIP芯片的硬件电路，但是仍然无法获取其中运行的嵌入式软件信息，同时无法实现SIP芯片的功能，从而达到保护SIP芯片内部存储的嵌入式软件的作用。
【专利说明】—种防抄袭SI P芯片
【技术领域】
[0001]本发明涉及微芯片封装领域，具体是一种防抄袭SIP芯片。
【背景技术】
[0002]在微芯片封装领域，现有技术多采用SIP技术将多块芯片在一个封装中进行集成，这就造成可编程逻辑器件(CPU、DSP、FPGA、CPLD等)附属的配置芯片中的软件比特流信息容易被窃取，造成巨大的经济损失。
【发明内容】
[0003]针对现有技术的不足，本发明拟解决的技术问题是，提供一种防抄袭SIP芯片。为了保护配置芯片内部的软件信息，当检测到有非法的读取SIP芯片内的配置芯片软件的操作，便会自动启动相应电路，清除配置芯片中的软件数据。软件数据被清除后，即便抄袭者能够逆向复制SIP芯片的硬件电路，但是仍然无法获取其中运行的嵌入式软件信息，同时无法实现SIP芯片的功能，从而达到保护SIP芯片内部存储的嵌入式软件的作用。
[0004]本发明解决所述技术问题的技术方案是，提供一种防抄袭SIP芯片，包括配置芯片，其特征在于所述SIP芯片还包括CPLD ;所述CPLD包括接口模块、软件销毁电路、数据总线导通电路、防抄袭检测模块和MUX选择模块；所述接口模块通过双向数据线分别与数据总线导通电路和防抄袭检测模块连通；所述软件销毁电路通过单向数据线与防抄袭检测模块和MUX选择模块连通；所述数据总线导通电路通过单向数据线与MUX选择模块连通，通过双向数据线与接口模块连通；所述防抄袭检测模块通过单向数据线与MUX选择模块连通，通过双向数据线与接口模块连通；所述MUX选择模块通过单向数据线分别与软件销毁电路、数据总线导通电路和防抄袭检测模块连通；所述CPLD通过MUX选择模块与配置芯片连通。
[0005]采用SIP封装工艺将所述CPLD与配置芯片封装在一个防抄袭SIP芯片里。
[0006]本发明与现有方法相比的有益效果是:当检测到有非法的读取SIP芯片内的配置芯片软件的操作，便会自动启动相应电路，清除配置SIP芯片中的软件数据。软件数据被清除后，即便抄袭者能够逆向复制SIP芯片的硬件电路，但是仍然无法获取其中运行的嵌入式软件信息，同时无法实现SIP芯片的功能。
[0007]由于本芯片是采用SIP封装工艺将CPLD与配置芯片封装在一个封装之内，因此无法绕开CPLD芯片直接读取配置芯片的内容。
【专利附图】
【附图说明】
[0008]图1是本发明一种防抄袭SIP芯片的一种实施例的电路示意图；
[0009]图2是本发明一种防抄袭SIP芯片的一种实施例的外部连接有可编程逻辑器件的电路不意图；
[0010]图3是本发明一种防抄袭SIP芯片的一种实施例的软件流程图。
【具体实施方式】
[0011]下面给出本发明的具体实施例。具体实施例仅用于进一步详细说明本发明，不限制本申请权利要求的保护范围。
[0012]本发明设计的防抄袭SIP芯片(参见图1、2)包括配置芯片2，其特征在于所述SIP芯片还包括CPLDl ;所述CPLDl包括接口模块101、软件销毁电路102、数据总线导通电路103、防抄袭检测模块104和MUX选择模块105 ;所述接口模块101通过双向数据线分别与数据总线导通电路103和防抄袭检测模块104连通；所述软件销毁电路102通过单向数据线与防抄袭检测模块104和MUX选择模块105连通；所述数据总线导通电路103通过单向数据线MUX选择模块105连通，通过双向数据线与接口模块101连通；所述防抄袭检测模块104通过单向数据线MUX选择模块105连通，通过双向数据线与接口模块101连通；所述MUX选择模块105通过单向数据线分别与软件销毁电路102、数据总线导通电路103和防抄袭检测模块104连通；所述CPLDl通过MUX选择模块105与配置芯片2连通，所述防抄袭SIP芯片通过接口模块101与外部可编程逻辑器件连接。
[0013]所述芯片是采用SIP封装工艺将CPLDl与配置芯片2封装在一个封装之内。
[0014]CPLDl中的接口模块101负责连接可编程逻辑器件，根据写入信息的地址产生片选与数据信号等；CPLD中的数据总线导通电路103负责将可编程逻辑器件连接至MUX选择模块105，起着正常工作时导通数据总线和控制信号的作用；CPLD中的防抄袭检测模块104具有保存密码信息、检测可编程逻辑器件读写操作、启动软件销毁电路102和导通数据的功能；软件销毁电路102根据防抄袭检测模块104的控制信号，发出擦除可配置芯片软件信息的指令。
[0015]本发明的防抄袭SIP芯片工作流程(参见图3)如下:
[0016](I)首先，将外部可编程逻辑器件与本芯片连通。本芯片在上电后，外接可编程逻辑器件依次通过CPLDl中的接口模块101、数据总线导通电路103和MUX选择模块105加载配置芯片2中的软件信息，上电后第一次加载时不需要输入密钥。
[0017](2)上电第一次自动加载完毕后，本芯片启动CPLDl中的防抄袭检测模块104。该电路将开启密钥检测功能，实时监测接口模块的读写，检测是否有读写配置芯片2的操作，以及该操作是否已经配置了具有读写权限的密钥。
[0018](3)对于具有读写配置芯片2软件权限的使用者，其将会得到一个密钥；当其使用该芯片时，必须输入密钥，CPLDl中的防抄袭检测模块104会自动检测该密钥的正确性；
[0019](4)当防抄袭检测模块104验证结果证明密钥的正确性后，使用者可以根据密钥本身的权限等级属性得到相应的操作权限。该芯片中权限等级分为三级:第I级权限拥有对配置芯片中的软件进行擦除的权限;第2级权限拥有对配置芯片内的软件进行擦除、重烧写的权限；第3级权限拥有对配置芯片内的软件进行擦除、重烧写和读取的权限。
[0020](5)当密钥正确时，CPLDl中的防抄袭检测模块104会控制MUX选择模块105，导通可编程逻辑器件至配置芯片2的数据通路(包括接口模块101、数据总线导通电路103和MUX选择模块105)。
[0021](6)当检测到以下情况时，防抄袭检测模块104认为监测到一次非法操作:1、输入的密钥错误或不输入密钥的情况下对配置芯片的软件进行读写、擦除或更改时；2、低权限密钥拥有者进行高权限的操作时；
[0022](7)非法操作被检测到预设置的阈值次数(须大于等于3)之后，CPLDl中的防抄袭检测模块104将会切断原有的可编程逻辑器件至配置芯片2的数据通路(包括接口模块101、数据总线导通电路103和MUX选择模块105)，同时启动软件销毁电路102，保证软件销毁电路102发出的擦除指令能够擦除配置芯片中的软件信息，达到防抄袭的效果。
【权利要求】
1.一种防抄袭SIP芯片，包括配置芯片，其特征在于所述SIP芯片还包括CPLD ;所述CPLD包括接口模块、软件销毁电路、数据总线导通电路、防抄袭检测模块和MUX选择模块；所述接口模块通过双向数据线分别与数据总线导通电路和防抄袭检测模块连通；所述软件销毁电路通过单向数据线与防抄袭检测模块和MUX选择模块连通；所述数据总线导通电路通过单向数据线与MUX选择模块连通，通过双向数据线与接口模块连通；所述防抄袭检测模块通过单向数据线与MUX选择模块连通，通过双向数据线与接口模块连通；所述MUX选择模块通过单向数据线分别与软件销毁电路、数据总线导通电路和防抄袭检测模块连通；所述CPLD通过MUX选择模块与配置芯片连通。
2.根据权利要求1所述的防抄袭SIP芯片，其特征在于采用SIP封装工艺将所述CPLD与配置芯片封装在一个防抄袭SIP芯片里。
【文档编号】G06F21/87GK104318188SQ201410536450
【公开日】2015年1月28日 申请日期:2014年10月11日 优先权日:2014年10月11日
【发明者】杨阳, 杨硕, 周津 申请人:中国航天科工集团第三研究院第八三五七研究所