1.一种处理器，其特征在于，包括：
一储存器，被配置以接收该处理器以一近似方法执行一组计算前的一状态的一快照(snapshot)；
一指示器(indicator)，指示以该近似方法执行的该组计算所累积的一误差量；
复数架构缓存器，被配置以提供复数指令操作数，每一个架构缓存器对应之误差储存器被配置以指示储存在上述架构缓存器的一结果内的一误差量；以及
一功能单元，被配置以从上述架构缓存器接收一或多个指令操作数以及从上述架构缓存器对应之误差储存器接收上述误差量，该功能单元被配置以将上述一或多个指令操作数在执行基于该近似方法之后续计算所产生的误差量累积起来，该功能单元被配置以将该后续计算之结果以及所累积之误差量储存于一目的架构缓存器以及该目的架构缓存器所对应的误差寄存器；
其中，当该处理器侦测该误差量累积超过一误差界限，该处理器被配置以从该储存器恢复该处理器的状态至该快照。
2.根据权利要求1所述的处理器，其特征在于，当该处理器侦测到该误差量已累积超过该误差界限时，该处理器被配置以在恢复该处理器的状态至该储存器的该快照后，产生一架构异常(architectural exception)至一软件异常处理器。
3.根据权利要求1所述的处理器，其特征在于，当该处理器侦测到该误差量已累积超过该误差界限时，该处理器的微码(microcode)致使复数指令重新执行，所述指令指示该处理器执行该组计算，其中在所述指令重新执行的期间，该处理器以一非近似方法执行该组计算。
4.根据权利要求3所述的处理器，其特征在于，该快照包括所述指令的一第一指令的一地址，其中该微码致使所述指令在所述指令的该第一指令的该地址重新执行。
5.根据权利要求3所述的处理器，其特征在于，
其中该微码被配置以更新该功能单元的一输入以致使该功能单元以该非近似方法执行该组计算。
6.根据权利要求1所述的处理器，其特征在于，该处理器被配置以开始透过该近似方法执行该组计算以响应一第一预定指令，以及停止以该近似方法执行该组计算以响应一第二预定指令。
7.根据权利要求1所述的处理器，其特征在于，该指示器被清除以响应一指令，该指令是从内存加载该架构缓存器。
8.根据权利要求1所述的处理器，其特征在于，该指示器被清除以响应一指令，该指令包括一预定前缀(prefix)的值。
9.根据权利要求1所述的处理器，其特征在于，该指示器被清除以响应一指令，该指令包括一预定操作码的值。
10.根据权利要求1所述的处理器，其特征在于，该误差界限在执行该组计算前，透过软件被提供至该处理器。
11.根据权利要求1所述的处理器，其特征在于，该误差界限是基于该处理器运作的一系统的一目前电源以判定。
12.根据权利要求11所述的处理器，其特征在于，该误差界限还是基于有关执行该组计算的该系统的一接口设备的一目前配置以判定。
13.一种透过一处理器执行的方法，其特征在于，该方法包括：
执行该处理器的一状态的一快照，该状态为该处理器以一近似方法执行一组计算前的状态；
判别一误差量的一指示器，该误差量是由该近似方法执行的该组计算所累积；
透过该处理器之复数架构缓存器存储复数指令操作数；
提供一或多个指令操作数以及与上述一或多个指令操作数之个别指令操作数有关的误差量至该处理器之一功能单元，其中上述误差量是被储存在与个别上述架构缓存器有关之误差储存器；
透过该功能单元以该近似方法执行后续计算；
将上述一或多个指令操作数在执行基于该近似方法之该后续计算之前的误差量以及基于该近似方法之该后续计算所产生的误差量累积起来；
将该后续计算之结果以及所累积之误差量储存于一目的架构缓存器以及该目的架构缓存器所对应的误差储存器；以及
当该处理器侦测到该误差量已累积超过一误差界限时，恢复该处理器的状态至该快照。
14.根据权利要求13所述的方法，其特征在于，还包括：
在恢复该处理器的状态至该快照后，产生一架构异常至一软件异常处理器。
15.根据权利要求13所述的方法，其特征在于，更包括：
当该处理器侦测到该误差量已累积超过该误差界限时，致使复数指令重新执行，所述指令指示该处理器执行该组计算，其中在所述指令重新执行的期间，该处理器以一非近似方法执行该组计算。
16.根据权利要求13所述的方法，其特征在于，更包括：
清除该指示器以响应一指令，该指令是从内存加载一架构缓存器。
17.根据权利要求13所述的方法，其特征在于，更包括：
基于该处理器运作的一系统的一目前电源以判定该误差界限。
18.根据权利要求17所述的方法，其特征在于，该误差界限还是基于有关执行该组计算的该系统的一接口设备的一目前配置以判定。