1.一种低压差分信号LVDS接口和显示差分DSI接口复用电路，其特征在于，包括：数据时钟选择电路、数据时钟同步电路、模式控制电路、数据转换电路和驱动电路；其中，
所述数据时钟选择电路，与所述模式控制电路和所述数据时钟同步电路相连接，用于在所述模式控制电路的模式控制下选择当前的接口模式，接收外部输入的数据信号和时钟信号并提供给所述数据时钟同步电路；
所述数据时钟同步电路，与所述模式控制电路相连接和所述数据转换电路相连接，用于在所述模式控制电路的模式控制下对所述数据信号和时钟信号进行同步，并将同步后的数据信号和时钟信号提供给所述数据转换电路；
所述数据转换电路，与所述模式控制电路和所述驱动电路相连接，用于在所述模式控制电路的模式控制下将同步后的数据信号从并行转换为串行，并输出差分数据信号给所述驱动电路；
所述驱动电路，与所述模式控制电路相连接，用于在所述模式控制电路的模式控制下利用所述差分数据信号控制输出信号的幅度范围和共模范围。
2.如权利要求1所述的复用电路，其特征在于，所述驱动电路包括第一电路、阻抗控制电路、第一开关组和第二电路；
所述第一电路，与所述模式控制电路和所述第一开关组相连接，用于在所述模式控制电路的模式控制下向所述第一开关组输出相应模式的电流；
所述第一开关组，与所述数据转换电路相连接，用于在所述差分数据信号的控制下接收所述第一电路输出的电流并输出给所述第二电路；
所述第二电路，与所述第一开关组和所述阻抗控制电路相连接，用于接收所述第一电路输出的电流，在所述阻抗控制电路的控制下对所述电流进行分流以输出相应的差分信号。
3.如权利要求2所述的复用电路，其特征在于，所述第二电路包括第一可变电阻、第二可变电阻和第一电阻，所述第一开关组包括第一开关和第二开 关；
所述第一电阻的第一端与所述第一可变电阻的第一端、所述第一开关连接作为所述差分信号的负输出端，所述第一电阻的第二端与所述第二可变电阻的第一端、所述第二开关连接作为所述差分信号的正输出端，所述第一可变电阻的第二端和所述第二可变电阻的第二端均与源极地电源连接；
所述阻抗控制电路分别与所述第一可变电阻的第三端和所述第二可变电阻的第三端连接，用于控制所述第一可变电阻和所述第二可变电阻的阻值大小使第二电路输出相应的差分信号。
4.如权利要求3所述的复用电路，其特征在于，进一步包括：
所述第一开关的栅极与所述数据转换电路输出的差分数据信号的负输出端连接，所述第一开关的源极与所述第一电路的输出端连接，所述第一开关的的漏极与所述第一电阻的第一端连接，所述第二开关的栅极与所述数据转换电路输出的差分数据信号的正输出端连接，所述第二开关的源极与所述第一电路的输出端连接，所述第二开关的漏极与所述第一电阻的第二端连接；
所述第一开关和所述第二开关在所述数据转换电路输出的差分数据信号的控制下开启；
其中，所述第一开关和所述第二开关均为P型晶体管。
5.如权利要求3所述的复用电路，其特征在于，进一步包括：
所述第一开关的栅极与所述数据转换电路输出的差分数据信号的正输出端连接，所述第一开关的源极与所述第一电路的输出端连接，所述第一开关的漏极与所述第一电阻的第一端连接，所述第二开关的栅极与所述数据转换电路输出的差分数据信号的负输出端连接，所述第二开关的源极与所述第一电路的输出端连接，所述第二开关的漏极与所述第一电阻的第二端连接；
所述第一开关和所述第二开关在所述数据转换电路输出的差分数据信号的控制下开启；
其中，所述第一开关和所述第二开关均为N型晶体管。
6.如权利要求3、4或5所述的复用电路，其特征在于，所述第一可变电阻包括第二电阻和第一N型晶体管，所述第二可变电阻包括第三电阻和第二N型晶体管，其中所述第二电阻和所述第三电阻的阻值大小相同且大于0，所述第二电阻的第一端与所述第一电阻的第一端连接，所述第一N型晶体管的源极与所述第二电阻的第二端连接，所述第三电阻的第一端与所述第一电阻的第二端连接，所述第二N型晶体管的源极与所述第三电阻的第二端连接，所述第一N型晶体管和所述第二N型晶体管的漏极均与源极地电源连接，所述第一N型晶体管和所述第二N型晶体管的栅极均与所述阻抗控制电路连接；
所述阻抗控制电路包括共模反馈单元和运算放大器，所述共模反馈单元的正输入端与所述第一电阻的第二端连接，所述共模反馈单元的负输入端与所述第一电阻的第一端连接，所述共模反馈单元的输出端与所述运算放大器的正输入端连接，所述运算放大器的负输入端输入的为不同模式下的参考电压，所述运算放大器的输出端分别与第一N型晶体管栅极和第二N型晶体管的栅极连接，所述参考电压为不同模式下接口电路输出的标准差分信号的共模电压；
所述共模反馈单元和所述运算放大器对所述第二电路输出的差分信号进行钳位，并输出偏置电压对所述第一N型晶体管和所述第二N型晶体管进行偏置，以控制所述第一可变电阻和所述第二可变电阻的阻值大小，使第二电路输出相应的差分信号。
7.如权利要求3、4或5所述的复用电路，其特征在于，所述第一可变电阻为第三N型晶体管，所述第二可变电阻为第四N型晶体管，所述第四N型晶体管的源极与所述所述第一电阻的第一端连接，所述第二N型晶体管的源极与所述第一电阻的第二端连接，所述第一N型晶体管和所述第二N型晶体管的漏极均与源极地电源连接，所述第一N型晶体管和所述第二N型晶体管的栅极均与所述阻抗控制电路连接；
所述阻抗控制电路包括共模反馈单元和运算放大器，所述共模反馈单元的正输入端与所述第一电阻的第二端连接，所述共模反馈单元的负输入端与所述 第一电阻的第一端连接，所述共模反馈单元的输出端与所述运算放大器的正输入端连接，所述运算放大器的负输入端输入的为不同模式下的参考电压，所述运算放大器的输出端分别与第一N型晶体管栅极和第二N型晶体管的栅极连接，所述参考电压为不同模式下接口电路输出的标准差分信号的共模电压；
所述共模反馈单元和所述运算放大器对所述第二电路输出的差分信号进行钳位，并输出偏置电压对所述第一N型晶体管和所述第二N型晶体管进行偏置，以控制所述第一可变电阻和所述第二可变电阻的阻值大小，使第二电路输出相应的差分信号。
8.如权利要求3、4或5所述的复用电路，其特征在于，所述阻抗控制电路包括校准电流源，校准可变电阻，比较器，加减器和校准控制器，
所述校准电流源，用于产生校准电流，并输出给校准可变电阻；
所述比较器的正输入端与所述校准电流源的输出端、校准可变电阻的第一端连接，所述比较器的负输入端输入的为不同模式下的校准电压，用于对输入的电压值进行大小比较，并向所述加减器输出比较结果，所述校准电压为不同模式下标准可变电阻值与校准电流值的乘积；
所述加减器的输入端与所述比较器的输出端连接，用于根据输入的比较结果产生对应的加减指令并输出给所述校准控制器；
所述校准控制器的输入端与加减器的输出端连接，所述校准控制器的输出端与所述校准可变电阻的第三端、第一可变电阻的第三端、第二可变电阻的第三端连接，用于根据输入的加减指令控制所述校准可变电阻、第一可变电阻和所述第二可变电阻的阻值大小使第二电路输出相应的差分信号，其中所述标准可变电阻的第二端与源极地电源连接。
9.如权利要求8所述的复用电路，其特征在于，所述校准可变电阻为M个单元电阻并联，所述单元电阻为设定阻值的NMOS管，M为设定正整数。