技术总结
本发明提出一种神经形态芯片的模拟器，包括：多个处理核和多个路由器，处理核包括：输入缓冲区；处理模块；树突计算单元包含内存阵列和N个模拟神经元，每个模拟神经元中包括M个轴突输入，树突计算单元将每个模拟神经元上每个位置的轴突输入和对应位置的突触权重进行相乘，累加相乘结果，将所有模拟神经元得到的累加结果组合起来作为其输出数据；胞体计算单元包括N个模拟神经元，每个模拟神经元将树突计算单元中乘加得到的结果与之前模拟神经元所累积的数值进行累加，当累加后的数值超过预设阈值时产生脉冲；输出缓冲区存储包含脉冲的数据包。本发明能够保障神经形态芯片设计过程的质量和效率，便于设计人员更快地设计更高质量的神经形态芯片。
技术研发人员：张悠慧;姜慈航;季宇
受保护的技术使用者：鄞州浙江清华长三角研究院创新中心
文档号码：201610505801
技术研发日：2016.06.27
技术公布日：2016.12.07