用于冷原子干涉仪激光时序控制的DDS跳频装置的制作方法

本发明涉及一种用于冷原子干涉仪激光时序控制的DDS跳频装置。
背景技术：
：冷原子干涉仪利用冷原子团具有很小的速度和速度分布以及良好的相干性，以自由落体运动的冷原子团为检验质量，采用激光操控冷原子来实现物质波干涉以获知冷原子下落区域的重力加速度的大小。冷原子干涉仪主要是基于双光子的受激拉曼跃迁(stimulatedRamantransition,SRT)来改变原子内部的能态，对原子进行分束、反转和合束，最后形成干涉。87Rb原子首先被装载在三维磁光阱中，Rb为铷原子，87为铷原子同位素，在自由下落前被冷却到4μk。k为热力学温度开尔文，μk为10-6开尔文，在干涉前进行态制备，使用微波拉曼激光把垂直速度分布大概在1cm/s的原子选态到|F＝1态上。然后使用频率大失谐的拉曼光束导致原子跃迀，形成内态干涉。最后采用荧光测量的办法来探测两个基态上粒子数的布局情况，从而探测原子干涉仪的干涉信号。整个过程由三个拉曼脉冲序列组成,三个脉冲作用的时刻分别是t1＝0、t2＝T、t3＝2T，T为相邻的两个拉曼脉冲自由演化时间，实验中T是毫秒量级，脉冲宽度τ约为10微秒。在t1＝0初始时刻，87Rb原子都在|a＞态，经过第一个π/2拉曼脉冲以后，一半的原子留在|a＞态，另外一半原子会有一半的概率处于|b＞态；由于原子外部运动可以使处于|b＞态的原子会获得额外的动量，从而在坐标和动量空间上与处于|a＞态的原子分开，|b＞态的原子处于路径1，|a＞态的原子处于路径2。第二个脉冲是π拉曼脉冲，可以认为是一个态翻转的过程；π拉曼脉冲使路径1的原子动量减少和路径2的原子动量增加，路径2的原子动量开始追赶路径1的原子，在空间上两团原子已经分离。第三个π/2脉冲作用过后，路径1和路径2的原子各有一半转换到对方的能态；而经过追赶以后，两团原子空间上和动量上重新交叠，所以两团原子的内态和外态都是互相交叠，会出现干涉现象。DDS是直接数字式频率合成器的英文缩写，DDS是从相位概念出发直接合成所需要波形的一种频率合成技术，与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键性技术。DDS频率主要通过查表实现。由奈奎斯特抽样定理理论可知，当抽样频率大于被抽样信号的最高频率2倍时，通过抽样得到的数字信号可通过一个低通滤波器还原成原来的信号。实际上，它是由设置的二进制控制字对参考时钟做除法运算。控制字一般为24～48位字长，因此可以认为DDS是数字信号处理理论的延伸，是数字信号处理的硬件实现。目前国内外DDS装置大多采用嵌入式微处理器控制DDS芯片实现DDS信号源。目前用于冷原子干涉仪DDS信号源的研究成果有：华中科技大学硕士论文《原子干涉测量中DDS信号源的研制》，发表于《量子电子学报》的文章《用于冷原子干涉仪的声光调制器数字驱动系统》以及美国安捷伦公司最新推出的DDS商用信号源，但是目前的DDS装置产生信号源频率时间间隔都是相等的，而且在信号源相噪水平和相位连续性上有待提高。技术实现要素：目前现有的技术存在信号源频率时间间隔不能设置，DDS信号源相噪水平和相位连续性等指标不高，时序控制采用的方案使用上较为复杂等缺点，本发明要克服现有技术的上述缺点，针对冷原子干涉仪激光时序控制的特殊要求，提出一种用于冷原子干涉仪激光时序控制的DDS跳频装置。本发明所述的用于冷原子干涉仪激光时序控制的DDS跳频装置，其特征在于：该装置包括：上位机，用于设置跳频频率以及跳频频率的时间间隔，所述的上位机的控制程序由LABVIEW编写；ARM芯片，用于获得上位机的控制程序LABVIEW传递过来的跳频频率字和时间间隔，转换成相应的频率字并通过SPI接口传递给复杂可编程逻辑器件CPLD芯片；CPLD芯片，用于获取ARM芯片传递的频率字，将频率字通过SPI接口传递给DDS芯片，并且初始化输出频率的幅值与相位；DDS芯片，用于获取CPLD芯片传递的频率字，并将最终的输出频率发送给原子干涉仪的倍频器；射频芯片，用于接收铷原子钟输出的频率信号，并将接收的频率信号转换成特定频率的正弦信号，经4分频电路传输给CPLD芯片以及DDS芯片；铷原子钟，作为CPLD芯片以及DDS芯片的频率参考源；所述上位机的信号输出端通过USB接口与所述ARM芯片的信号输入端相连，所述的ARM芯片的信号输出端通过SPI接口与所述CPLD芯片的第一信号输入端双向信号相连，所述CPLD芯片的信号输出端通过SPI接口与所述DDS芯片的第一信号输入端相连；所述射频芯片的信号输入端与所述的铷原子钟的信号输出端相连，所述射频芯片的第一信号输出端通过4分频电路与所述CPLD芯片的第二信号输入端相连，所述射频芯片的第二信号输出端与所述DDS芯片的第二信号输入端相连，所述DDS芯片的信号输出端与原子干涉仪的倍频器的信号输入端相连。所述的DDS芯片包括：相位累加器，在参考信号的驱动下，对于ARM发送过来的频率字进行累加，得到相位码并对波形存储器寻址；波形存储器，用于存储相位累加器的相位码转码后对应的幅度码；AD转换器，用于将存储在波形存储器中的幅度码变成梯形波形；LPF低通滤波器，用于将AD转换器获得的梯形波形转换成输出频率的连续波形；输出频率fout的计算公式为：M为频率控制字，fc为输入的参考频率，单位为赫兹,N为相位累加器位宽，N取值为32，跳频的频率分别为原子速度选择、微波混频、原子波包进行分束、反转和合束所需的频率，频率控制字为上位机发送给DDS芯片的频率字；所述的相位累加器的第一信号输入端通过SPI接口与所述CPLD芯片的信号输出端相连，所述的相位累加器的第二信号输入端与所述射频芯片的第二信号输出端相连，所述的相位累加器的信号输出端与所述的波形存储器的信号输入端相连，所述的波形存储器的信号输出端与所述的AD转换器的信号输入端相连，所述的AD转换器的信号输出端与所述的LPF低通滤波器的信号输入端相连，所述的LPF低通滤波器的信号输出端与原子干涉仪的倍频器的信号输入端相连。所述射频芯片为SYN395芯片，该芯片工作频率为395M，，所述的铷原子钟发射的频率为10兆赫兹。CPLD芯片的型号为EPM240T100。所述上位机的信号输出端通过USB2.0接口与所述ARM芯片的信号输入端相连。所述倍频器的输出信号通过带切换开关的切换电路分成两路，其中一路与7G赫兹信号混频形成6.834G赫兹信号，另一路与其余频率发射装置相连形成其他混频。本发明的有益效果是：通过上位机编写的LABVIEW程序任意设置不同频率之间的时间间隔，而且时间控制的精度可以达到微秒级；铷原子钟的频率稳定性和相噪指标要高于普通石英晶体晶振；本发明装置用铷原子钟替代普通石英晶体晶振作为频率参考源，达到提高DDS装置输出频率的相噪水平；本发明装置为了提高装置的输出切换频率的相位连续性指标，将复杂可编程逻辑器件和DDS芯片的参考晶振用同一射频源，可以尽量减少上述两种器件因为频率参考源不同而造成在输出频率切换上相位上的不连续性；本发明装置采用了跳频方案而非扫频方案，跳频方案只用考虑跳的频率是否正确，可以避免扫频方案中的扫频斜率的波动对冷原子干涉仪时序控制的影响，操作上也更加简便实用。附图说明图1是本发明冷原子干涉仪激光时序控制的DDS跳频装置原理图；图2为本发明LABVIEW的控制界面图；图3为本发明ARM程序框图；图4为本发明跳频框图；图5为本发明跳频频谱图；图6为本发明DDS微波生成框图；图7为本发明扫潮汐图。具体实施方式下面结合附图进一步说明本发明参照附图：实施例1本发明所述的用于冷原子干涉仪激光时序控制的DDS跳频装置，该装置包括：上位机1，用于设置跳频频率以及跳频频率的时间间隔，所述的上位机的控制程序由LABVIEW编写；ARM芯片2，用于获得上位机的控制程序LABVIEW传递过来的跳频频率字和时间间隔，转换成相应的频率字并通过SPI接口传递给复杂可编程逻辑器件CPLD芯片；CPLD芯片3，用于获取ARM芯片传递的频率字，将频率字通过SPI接口传递给DDS芯片，并且初始化输出频率的幅值与相位；DDS芯片4，用于获取CPLD芯片传递的频率字，并将最终的输出频率发送给原子干涉仪7的倍频器；射频芯片5，用于接收铷原子钟输出的频率信号，并将接收的频率信号转换成特定频率的正弦信号，经4分频电路传输给CPLD芯片以及DDS芯片；铷原子钟6，作为CPLD芯片以及DDS芯片的频率参考源；所述上位机的信号输出端通过USB接口与所述ARM芯片的信号输入端相连，所述的ARM芯片的信号输出端通过SPI接口与所述CPLD芯片的第一信号输入端双向信号相连，所述CPLD芯片的信号输出端通过SPI接口与所述DDS芯片的第一信号输入端相连；所述射频芯片的信号输入端与所述的铷原子钟的信号输出端相连，所述射频芯片的第一信号输出端通过4分频电路与所述CPLD芯片的第二信号输入端相连，所述射频芯片的第二信号输出端与所述DDS芯片的第二信号输入端相连，所述DDS芯片的信号输出端与原子干涉仪的倍频器的信号输入端相连。所述的DDS芯片包括：相位累加器，在参考信号的驱动下，对于ARM发送过来的频率字进行累加，得到相位码并对波形存储器寻址；波形存储器，用于存储相位累加器的相位码转码后对应的幅度码；AD转换器，用于将存储在波形存储器中的幅度码变成梯形波形；LPF低通滤波器，用于将AD转换器获得的梯形波形转换成输出频率的连续波形；输出频率fout的计算公式为：M为频率控制字，fc为输入的参考频率，单位为赫兹，N为相位累加器位宽，N取值为32，跳频的频率分别为原子速度选择、微波混频、原子波包进行分束、反转和合束所需的频率，频率控制字为上位机发送给DDS芯片的频率字。所述射频芯片型号为SYN395，该芯片工作频率为395兆赫兹，所述的铷原子钟发射的频率为10兆赫兹。CPLD芯片的型号为EPM240T100。所述上位机的信号输出端通过USB2.0接口与所述ARM芯片的信号输入端相连。所述倍频器的输出信号通过带切换开关的切换电路分成两路，其中一路与7G赫兹信号混频形成6.834G赫兹信号，另一路与其余频率发射装置相连形成其他混频。实施例2本发明所采用的技术方案：参照图1，图1为冷原子干涉仪激光时序控制的DDS跳频装置原理图，上位机的控制为用LABVIEW冷原子干涉仪超低频隔振系统原理图，上位机的程序是由LABVIEW的软件编写，LABVIEW软件是由美国国家仪器公司(NI)开发，与其他计算机编程语言相比其特点在于：LABVIEW软件采用了图形化编程程序G语言，产生的程序多为框图的形式，上位机的控制程序由LABVIEW编写的，主要实现设置跳频的频率和频率的时间间隔。设置跳频的频率主要用于原子速度选择、微波混频以及在π/2～π～π/2拉曼脉冲序列的作用下原子波包进行分束，反转和合束，设置时间为各个频率之间的时间间隔。参照图2，图2为LABVIEW的控制界面图，当中有FSK_DDS字样，这个为下位机的VISA的名称，只要VISA的名称显示为USB0，表示系统板的ARM与上位机的连接是正常的，下面所设的5个频率是DDS系统所需的5个跳频f0、f1、f2、f3和f4，其频率分别对应于P1、P2、P3、P4和P5，分别为原子速度选择、微波混频、原子波包进行分束、反转和合束所需频率。另外需要设置2个周期时间，第1个时间是第2个频率到第3个频率的间隔时间，第2个时间是第3个频率、第4个频率、第5个频率之间的间隔时间，开启FSK按钮为扫频模式切换开关，该开关不打开的时候为普通工作模式。跳频的频率和频率的时间间隔通过上位机传送给ARM芯片，ARM芯片通过自带的USB2.0接口与上位机相连，USB2.0接口是一种应用在计算机领域的新型接口技术。与目前的DDS装置常规的RS232及其他接口具有传输速度更快，支持热插拔以及连接多个设备的特点。ARM芯片可以获得LABVIEW传递过来的跳频频率字和时间间隔，通过SPI接口传递给复杂可编程逻辑器件CPLD芯片，CPLD芯片将频率信息通过SPI接口传递给DDS芯片，并且初始化输出频率的幅值与相位。参照图3，图3为ARM程序框图：步骤S301：初始化PIO中断寄存器模块，PIO指过程输入输出；步骤S302：配置SPI接口的信号引脚、片选脚、PS、OSK的信号，给PS、OSK管脚赋值，PS、OSK分别为工作模式选择和跳频开关；步骤S303：配置数字频率调制状态引脚、CPLD复位脚更新等信号；步骤S304：定义中断的级别，定义入口函数；步骤S305：初始化射频芯片寄存器；步骤S306：定义中断优先级与下降沿触发，执行的外部中断程序；步骤S307：监控USB端口的电源脚；步骤S308：通过虚拟串口接收来自主机的数据，存入数据缓冲区，检查接收数据是否正确，如果出现错误，显示相应的错误代码。频率字和时间间隔传输给CPLD芯片，芯片的型号为EPM240T100，该芯片为ALTERA公司的MAXII系列，TQFP封装,100个引脚，192个宏单元，240个逻辑单元，80个输入输出接口，本发明CPLD芯片控制的程序语言为硬件描述语言VERILOGHDL，编译的软件为现场可编程门阵列开发软件QUARTUSII，射频有三种状态：空闲状态、等待状态、工作状态。参照图4，图4为跳频框图。当CPLD芯片上电后，系统处于空闲状态，随后系统由空闲状态转换到等待状态，输出第1个跳频的频率，当外部触发信号EX_CONTROL为高电平，系统从等待状态切换到工作状态，如果EX_CONTROL信号持续为高电平，系统将维持工作状态，P1、P2、P3、P4和P5为原子速度选择、微波混频、原子波包进行分束、反转和合束所需频率。P1为第1个频率点，当外部触发信号EX_CONTROL为高电平，CPLD向ARM发送中断信号，ARM里面有上升沿触发的中断程序，中断程序执行后ARM将向CPLD发送第2个频率字，产生第2个频率，Wait_CNT[24]为各个产生频率的间隔时间的寄存器，24为寄存器位数，当第2个频率产生时，定时时间T0存储在Wait_CNT[24]寄存器中，经过定时时间T0后，CPLD再向ARM发送中断信号，ARM中断程序发送第3个频率字，上图中，第2个频率和第3个频率之间的间隔时间为T0，其余频率的间隔时间为T1，其值也存储在Wait_CNT[24]寄存器中。每执行完一个频率字，频率更新信号线CPLD_Update_wire都置为高电平。为了提高装置的输出切换频率的相位连续性指标，将复杂可编程逻辑器件CPLD芯片和DDS芯片的参考晶振用同一射频源，射频源通过射频芯片产生395兆赫兹的正弦信号，经过4分频以后，作为CPLD芯片参考晶振信号，这样可以消除尽量减少上述两种器件因为频率参考源不同而造成在输出频率切换上相位上的不连续性。频率字通过CPLD芯片的SPI接口传输给DDS芯片，DDS频率系统是由相位累加器、波形存储器、AD转换器和LPF低通滤波器4个部分组成，CPLD芯片工作的频率为395M，本发明利用MINICIRCUIT公司的SYN395芯片设计了一款将10M频率信号变成395M信号电路，10M频率信号由铷原子钟提供。在参考信号的驱动下，对于ARM发送过来的频率字进行累加，得到相位码并进行波形存储器寻址，输出对应的幅度码，AD转换器将幅度码变成梯形波形，经过低通滤波器后可以得到频率的连续波形。输出频率fout的计算公式为：M为频率控制字，fc为输入的参考频率，单位为赫兹，N为相位累加器位宽，N取值为32，表1为跳频频率表，跳频的频率分别为原子速度选择、微波混频、原子波包进行分束、反转和合束所需的频率，频率控制字为上位机发送给DDS芯片的频率字。表1跳频频率表跳频频率表代号跳频频率(MHz)频率控制字(16进制)180.12533edda68H280.525343037feH381.02534832cfaH481.52534d621f5H5823524f117H达到提高DDS装置输出频率的相噪水平，本发明装置用铷原子钟替代普通石英晶体晶振作为频率参考源，铷原子钟与传统的石英晶体晶振相比具有更好的相噪和功耗水平，铷原子钟频标短期稳定度最高可达到10-12量级，准确度为±5×10-11，铷原子钟月漂移为1×10-11～4×10-11，频率重现性为1×10-11～5×10-11，从稳定度、漂移率和准确度等指标铷原子钟比传统的石英晶体晶振要好，从频谱仪测试出来的结果看用铷原子钟作为频率参考源的相噪指标要高于石英晶体晶振频率参考源。参照图5，图5为跳频频谱图,图中频谱测试仪器为频谱仪，图中P1、P2、P3、P4和P5是冷原子干涉仪发生作用时所需的5个频率；参照图6，图6为DDS微波生成框图，DDS装置输出频率P1，经过倍频器后，频率变为原来的2倍，经过切换开关后，一路可以和7G混频，生成6.834G赫兹信号，也可以通过切换电路产生拉曼光调制需要的混频信号；参照图7，图7为潮汐图，横坐标为时间，单位为小时，纵坐标为潮汐引起的重力加速度变化值，纵坐标为潮汐引起的重力加速度变化值，单位为微伽，伽为重力测量中表示重力场强度的单位，微伽单位表示为10-6cm/s2，cm为厘米，s为秒。图中实粗线为理论潮汐图，图中细线为利用本发明DDS装置形成的扫潮汐图，扫潮汐图的时间为24个小时，从图中可以看出实际的扫潮汐图与理论的潮汐图是比较吻合的，这也证明本发明DDS装置的输出频率的相噪和连续性较好，否则无法和理论潮汐图吻合。本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也包括本领域技术人员根据本发明构思所能够想到的等同技术手段。当前第1页1 2 3