复合式信号产生系统及方法与流程

本发明属于数字信号发生技术领域，设计一种复合式信号产生系统及方法。

背景技术：

现有信号产生系统功能单一，仅可实现一种信号的产生。以现有技术公开的信号发生器为例，例如公开号为CN106059536的中国专利申请公开了一种方波信号发生器，其仅可以产生方波信号。若应用中需要用到多种信号，则需要配置多个信号发生器来使用。

另一方面，现有技术中，信号产生系统多存在电路结构复杂，功耗高的缺陷。

以地质勘探、火星探测等特殊勘探领域为例，由于应用环境的特殊性及对信号需求的特殊性，一方面其应用环境较恶劣，另一方面其又有多种格式的信号的需求，若反复更换信号产生系统，势必会增加操作难度。因此，为适应以上需求，需要一种结构简单、便携、产生信号稳定、且产生信号多样化的信号产生系统和方法。

技术实现要素：

本发明的目的在于根据现有技术中，一种信号发生器只能产生一种形式信号，且信号发生器功耗高等问题，提供一种可产生正弦信号、M序列信号和逆M序列信号的，低功耗复合型信号产生系统及信号产生方法。

为解决以上问题，本发明提供以下技术方案：复合式信号产生系统，包括数字处理器，还包括为数字处理器各功能模块供电的电源模块，数字处理器包括：DDS寄存器：用于配置数字处理器内部的DDS参数；M序列寄存器：用于存储M序列生成机制及参数；逆M序列寄存器：为1位寄存器，用于存储对M序列寄存器生成的M序列信号的取反指令；

数字处理器还包括用于选控DDS寄存器、M序列寄存器和逆M序列寄存器的控制寄存器，用于根据DDS寄存器内部参数产生正弦信号的正弦信号发生器，用于根据M序列寄存器存储的M序列生成机制生成M序列信号和逆M序列寄存器数据生成逆M序列的M序列信号发生器；DDS信号发生器经一路输出，M序列信号发生器经一路输出。

优选为：还包括用于控制使DDS信号发生器输出信号或使M序列信号发生器输出信号的二选一选择器；DDS信号发生器输出经滤波放大模块、输出放大模块接二选一选择器；M序列信号发生器输出经隔离放大单元、MOS管放大单元接二选一选择器；滤波放大模块和输出放大模块之间连接用于调节滤波放大模块输出电平的电平调节模块。

复合式信号产生方法，包括以下步骤：

S1：若选择输出正弦信号则执行步骤S2，若选择输出M序列信号或逆M序列信号则执行步骤S3；

S2：根据正弦信号生成需求配置DDS寄存器内部DDS参数，根据输出电平需求配置电平调节模块的输出；接通信号通路I中各模块电源，随后执行步骤S4；

S3：根据M序列信号的生成需求配置M序列寄存器内部M序列生成机制，设置MOS管放大单元输出电压；接通信号通路II中各模块电源，随后执行步骤S4；

S4：根据输出波形指令经二选一选择器控制通信号通路I接通输出或信号通路II接通输出；

S5：若收到波形切换指令，则执行步骤S2或步骤S4。

优选为：M序列信号产生机制为：设M序列为a_k，a_k初始为一不为0的序列；其中，f(x)为本原多项式，n＝k，c_i为1或0；则M序列按下式生成：

优选为：信号通路I接通时，电源模块停止为信号通路II供电；信号通路II接通时，停止为信号通路I供电。

本发明的有益效果为：

(1)本发明提供的信号产生系统，可生成正弦信号、M序列信号和逆M序列信号，是一种复合式信号产生系统。由于简化了信号产生系统的功能模块配置，可实现较高的信号稳定性和较高的故障率。

(2)根据信号产生需求控制电源模块为相应的信号产生通路供电，减少不必要的电能消耗，本发明同时是一种低功耗信号产生系统。

(3)本发明为一种基于数字处理器的便携式信号发生装置，适用于地址勘探、火星探测等特殊应用领域。

附图说明

图1为复合信号发生系统结构示意图。

图2为复合信号发生系统工作流程图。

图3为M序列产生机制原理图。

具体实施方式

以下将结合附图对本发明的具体实施方式进行清楚完整地描述。显然，具体实施方式所描述的实施例仅为本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。

如图1所示，本实施方式提供一种复合式信号产生系统，包括数字处理器，还包括为数字处理器及信号产生系统各功能模块供电的电源模块。

本实施例中数字处理器基于FPGA实现，具体包括：DDS寄存器：用于配置数字处理器内部的DDS参数；M序列寄存器：用于存储M序列生成机制及参数；逆M序列寄存器：为1位寄存器，用于存储对M序列寄存器生成的M序列信号的取反指令。

数字处理器还包括用于选控DDS寄存器、M序列寄存器和逆M序列寄存器的控制寄存器，用于根据DDS寄存器内部参数产生正弦信号的正弦信号发生器，用于根据M序列寄存器存储的M序列生成机制生成M序列信号和逆M序列寄存器数据生成逆M序列的M序列信号发生器；DDS信号发生器经一路输出，M序列信号发生器经一路输出。

还包括用于控制使DDS信号发生器输出信号或使M序列信号发生器输出信号的二选一选择器；所述DDS信号发生器输出经滤波放大模块、输出放大模块接二选一选择器，形成信号通路I；所述M序列信号发生器输出经隔离放大单元、MOS管放大单元接二选一选择器，形成信号通路II；滤波放大模块和输出放大模块之间连接用于调节滤波放大模块输出电平的电平调节模块。

其中，可通过数字处理器设置MOS管放大单元的导通电压，MOS管放大单元的作用是作为一个电压接通的开关，当控制端输出M序列方波的时候，MOS管当大单元的输出端也会输出相应的方波，但是输出的方波的电压未MOS输入端的电压，输出的电流一般可大于10A。

其中，二选一选择器采用二选一继电器，工作时，仅接通信号通路I或信号通路II；滤波放大模块采用低功耗运算放大器，对DDS信号发生器输出的正弦波进行滤波去噪，并进行一定程度的放大；电平调节模块由参考电源和分压电阻构成，用于调整滤波放大模块输出正弦波信号的电平，使输出的正弦信号达到设定的要求；隔离放大单元用于对M序列信号发生器输出的M序列信号进行隔离方法，以驱动MOS管放大单元进行信号输出。

由于电源模块为数字处理器中各个功能单元单独供电，工作过程中，FPGA可根据需要选择打开某个模块的电源或者关闭某个模块的电源，以达到降低功耗的目的。

本实施方式进一步提供一种复合信号产生方法，如图2所示，具体步骤包括以下：

S1：若选择输出正弦信号则执行步骤S2，若选择输出M序列信号或逆M序列信号则执行步骤S3；由于信号产生系统可产生正弦信号、M序列信号和逆M序列信号三种信号，信号产生系统工作前，先需要下达相应的信号产生指令到FPGA内部的控制寄存器，若选择产生正弦信号则转为执行步骤S2，M序列信号和逆M序列信号转为执行步骤S3。

S2：根据正弦信号生成需求配置DDS寄存器内部DDS参数，根据输出电平需求配置电平调节模块的输出；接通信号通路I中各模块电源，随后执行步骤S4；具体的说，当选择生成正弦信号后，向DDS寄存器内部配置DDS参数，DDS参数的配置依据需求正弦信号的特性。同时，由于电源模块是分别为数字处理器、信号产生系统各功能模块供电的，此时，出于节能考虑，将仅接通信号通路I的各功能模块的电源，切断信号通路II各功能模块的电源。通信号通路I接通后，经DDS信号发生器生成并发出正弦信号，随后经滤波放大和输出放大后，信号传输至二选一选择器处，同时，这一过程中，结合输出正弦信号对电平的要求，通过电平调节模块调整输出信号的电平。

S3：根据M序列信号的生成需求配置M序列寄存器内部M序列生成机制，设置MOS管放大单元的输出电压；接通信号通路II中各模块电源，随后执行步骤S4；当选择输出M序列信号时，M序列信号寄存器配置M序列信号的产生机制，具体如下：

M序列信号产生机制为：设M序列为a_k(k为M序列信号的级数，指定输出M序列信号时，将指定k)，初始设定一a_k为一不为0的序列；其中，f(x)为本原多项式，n＝k，c_i为1或0，当k指定后，本原多项式中的c_i即已确定；则M序列按下式生成：M序列信号输出至二选一数据选择器。

当选择输出逆M序列信号时，需要同时出发M序列寄存器和逆M序列寄存器，其中M序列寄存器先按以上机制产生M序列信号，随后按逆M序列信号中的的取反指令进行M序列信号取反，作为逆M序列信号输出至二选一选择器。

在M序列信号和逆M序列信号的输出过程中，均经过隔离放大单元、MOS管放大单元，进行信号放大处理后，输出。

此时，出于节能考虑，将仅接通信号通路II的各功能模块的电源，切断信号通路I各功能模块的电源。

S4：根据输出波形指令经二选一选择器控制通信号通路I接通输出或信号通路II接通输出；

S5：若收到波形切换指令，则执行步骤S2或步骤S4。