1.一种基于可编程逻辑器件的高速可重构数据处理装置，其特征在于，包括PCIE桥接芯片、管理控制芯片、代码存储器、若干运算处理器以及与所述若干运算处理器相对应的若干数据储存器；所述PCIE桥接芯片连接PCIE总线接口，用于将PCIE总线接口转换成本地的32位的并行总线接口；所述管理控制芯片通过32位数据总线、30位地址总线与所述若干运算处理器互连，用于初始化所述运算处理器，并对PCIE桥接芯片和运算处理器之间进行数据和时序的管理控制，使数据准确无误的传输到指定地址处理并返回结果；所述代码存储器通过25位地址总线和16位数据总线连接管理控制芯片，用于存储所述若干运算处理器各自所需的数据运算程序，并在管理控制芯片控制下提供给若干运算处理器；所述若干运算处理器均与PCIE桥接芯片连接，用于各自根据收到的数据运算程序完成数据运算，并将运算结果通过PCIE桥接芯片传输给服务器；所述若干数据储存器与所述若干运算处理器一一对应连接，用于原始数据、中间运算数据的存储与读取。
2.根据权利要求1所述的基于可编程逻辑器件的高速可重构数据处理装置，其特征在于，包括六个运算处理器以及与六个运算处理器一一对应连接的六个数据储存器。
3.根据权利要求1所述的基于可编程逻辑器件的高速可重构数据处理装置，其特征在于，所述PCIE桥接芯片选用安华高公司的PEX8311型桥接芯片。
4.根据权利要求1所述的基于可编程逻辑器件的高速可重构数据处理装置，其特征在于，所述管理控制芯片选用CPLD芯片；所述代码存储器选用FLASH存储芯片。
5.根据权利要求1至4之一所述的基于可编程逻辑器件的高速可重构数据处理装置，其特征在于，所述运算处理器选用FPGA芯片；所述数据储存器选用同步静态随机存取存储器。
6.一种基于可编程逻辑器件的高速可重构数据处理方法，其特征在于，该方法包括：
PCIE桥接芯片将PCIE总线接口转换成本地的32位的并行总线接口；
管理控制芯片初始化运算处理器，并对PCIE桥接芯片和运算处理器之间进行数据和时序的管理控制，使数据准确无误的传输到指定地址处理并返回结果；
代码存储器存储若干运算处理器各自所需的数据运算程序，并在管理控制芯片控制下提供给所述若干运算处理器；
所述若干运算处理器各自根据收到的数据运算程序完成数据运算，并将运算结果通过PCIE桥接芯片传输给服务器；
若干数据储存器与所述若干运算处理器一一对应连接，存储与读取原始数据和中间运算数据。
7.根据权利要求6所述的基于可编程逻辑器件的高速可重构数据处理方法，其特征在于，该方法采用六个运算处理器以及与六个运算处理器一一对应连接的六个数据储存器。
8.根据权利要求6所述的基于可编程逻辑器件的高速可重构数据处理方法，其特征在于，所述PCIE桥接芯片选用安华高公司的PEX8311型桥接芯片。
9.根据权利要求6所述的基于可编程逻辑器件的高速可重构数据处理方法，其特征在于，所述管理控制芯片选用CPLD芯片；所述代码存储器选用FLASH存储芯片。
10.根据权利要求6至9之一所述的基于可编程逻辑器件的高速可重构数据处理方法，其特征在于，所述运算处理器选用FPGA芯片；所述数据储存器选用同步静态随机存取存储器。