存储系统中错误校正编码数据的冗余的制作方法

本说明书总体上涉及错误校正编码，包括提供错误校正编码数据的冗余。

背景技术：

在闪存系统中，出于数据冗余或性能提升的目的，独立磁盘冗余阵列(raid)技术可用于将多个闪存部件组合成单个逻辑单元，例如，条带或冗余条带。例如，可对写入块集合中的码字执行异或运算以便生成冗余数据，所述冗余数据然后被写入附加块中。如果码字之一随后丢失或者以其他方式不能被正确解码，则可结合冗余数据使用其他码字(假设它们可被正确解码)来恢复所丢失的码字。

附图说明

在所附权利要求中阐述了本主题技术的某些特征。然而，出于解释的目的，在以下附图中阐述了本主题技术的若干实施例。

图1展示了根据一个或多个实现方式的可以提供错误校正编码数据的冗余的示例闪存系统。

图2展示了根据一个或多个实现方式的用于提供错误校正编码数据的冗余的系统的示例编码过程的流程图。

图3展示了根据一个或多个实现方式的用于提供错误校正编码数据的冗余的系统的示例解码过程的流程图。

图4展示了根据一个或多个实现方式的用于提供错误校正编码数据的冗余的系统中的示例冗余条带。

图5展示了一组电压分布，示出了根据一个或多个实现方式的用于错误校正编码数据的冗余的系统中的反对数似然比(llr)。

图6展示了一组电压分布，示出了根据一个或多个实现方式的用于错误校正编码数据的冗余的系统中的反对数似然比(llr)。

图7展示了一组电压分布，示出了根据一个或多个实现方式的用于错误校正编码数据的冗余的系统中的高页和低页llr计算。

图8展示了根据一个或多个实现方式的用于提供未编码数据冗余的系统中的示例冗余条带。

具体实施方式

以下阐述的具体实施方式旨在作为对本主题技术的各种配置的说明并且不旨在代表本主题技术可以被实践的仅有配置。附图结合在此并且构成具体实施方式的一部分。出于提供对本主题技术的全面理解的目的，具体实施方式包括具体细节。然而，本主题技术不限于在此阐述的具体细节，并且可以使用一个或多个实现方式来实践本主题技术。在一个或多个实例中，以框图形式示出了结构和部件，以避免模糊本主题技术的概念。

在用于提供错误校正编码数据的冗余的主题系统中，使用错误校正编码(ecc)(诸如低密度奇偶校验(ldpc)ecc)首先将待被写入闪存块集合中的数据项编码成码字。每个码字的长度是相同的；然而，取决于例如每个码字被写入的块的完整性，用于生成每个码字的码率可以不同(或者相同)。例如，如果块的完整性高(例如，更不易于受误比特的影响)，则码率可能就高，并且如果块的完整性低(例如，更易于受误比特的影响)，则码率可能就低。

在主题系统中，为了提供编码数据项冗余(例如，码字)，对编码数据项执行二进制运算(例如，异或二进制运算)以便生成冗余数据(或奇偶数据)。由于码字中的每个码字的长度相同，因此主题系统可生成冗余数据而不必向码字中的任何码字添加任何填充(例如，零填充)，从而保存了处理和功率资源。在一个或多个实现方式中，码字和所生成的冗余数据可以统称为条带或冗余条带。码字中的每个码字和冗余数据可以被写入闪存的单独块中。假设其他码字可被正确解码，则本主题系统可至少基于冗余数据和其他码字随后恢复码字中的至少一个码字。由于冗余数据未被编码成码字，因此冗余数据无需被解码，从而进一步保存了处理和功率资源。

图1展示了根据一个或多个实现方式的可以实现用于提供错误校正编码数据的冗余的系统的示例闪存系统100。然而，并非可能需要所有描绘的部件，并且一个或多个实现方式可以包括图中未示出的附加部件。在不脱离在此阐述的权利要求书的精神或范围的情况下，可以作出对部件的安排和类型的变化。可以提供附加部件、不同的部件、或更少的部件。

系统100包括闪存设备110和主机设备130。闪存设备110包括一个或多个闪存电路112a-n、控制器114、随机存取存储器(ram)122和接口124。控制器114包括一个或多个解码器116(诸如ecc解码器)、以及一个或多个编码器118(诸如ecc编码器)。所述一个或多个解码器116和/或所述一个或多个编码器118可以是控制器114的一个或多个专用电路和/或可以经由在控制器114上运行的固件被实现。

闪存设备110的接口124将闪存设备110耦合至主机设备130。接口124可以是有线接口，诸如个人计算机存储卡国际协会(pcmcia)接口、串行at附件(sata)接口、通用串行总线(usb)接口、或者一般的任何有线接口。可替代地或另外，接口124可以是无线接口，诸如无线sata、蓝牙、或一般的任何无线接口。

控制器114可操作用于从闪存电路112a-n读取数据、并且将数据写入所述闪存电路中。闪存电路112a-n各自可以包括一个或多个块，诸如nand块和/或nor块。控制器114可以利用ram122来辅助向/从闪存电路112a-n读取/写入数据。例如，ram122可以用作缓冲器以用于速率控制，或者可以以其他方式用于对由用于向/从闪存电路112a-n读取/写入数据的控制器114所使用的信息(例如，变量、逻辑到物理地址映射表、耐久性/保持数据、设置等)进行存储。由于ram122可以是易失性存储器，因此控制器114可以将信息永久地存储在闪存电路112a-n中的一个或多个闪存电路中。当闪存设备110被上电时，控制器114可以从所述一个或多个闪存电路112a-n中检索信息并且将所述信息存储在ram122中。

控制器114可以结合读取数据和/或将数据写入闪存电路112a-n中来实现一种或多种算法或技术，诸如安全技术(例如，加密)、错误校正编码技术(例如，ldpc)、压缩技术、冗余技术(例如，独立磁盘冗余阵列(raid)技术)等。例如，控制器114可以结合冗余技术来使用错误校正编码以便为写入闪存电路112a-n中的数据提供保护。在此方面，控制器114的编码器118可以以由控制器114指示的码率将接收自主机设备130的一组数据项编码成一组码字。控制器114然后从所述组码字生成冗余数据，并且将每个码字和冗余数据写入闪存电路112a-n的单独块中。在一个或多个实现方式中，控制器114将每个码字和冗余数据写入单独的闪存电路112a-n中，从而使得闪存电路112a-n中的任何一个闪存电路的故障不会引起数据丢失。以下关于图2进一步讨论了从编码数据项生成冗余数据示例过程。

由于闪存电路112a-n的完整性随着时间的推移随着使用而恶化从而增加了与从闪存电路112a-n读取的数据相关联的原始误比特率(rber)，因此由用于对数据项中的每个数据项进行编码的编码器118所使用的码率可以取决于编码数据项正在被写入的块的完整性而不同。例如，闪存电路112a-n可以被设计成用于可靠地执行最大数量的数据传送操作(例如，编程-擦除(p/e)循环和/或读/写操作)，并且闪存电路112a-n的完整性可以随着循环计数的增加和/或闪存电路112a-n达到或超过最大数量的读和/或写操作而降低。为了考虑到这种随时间/使用的恶化，控制器114使用可变码率错误校正编码，其中由编码器118使用的码率随着闪存电路112a-n的完整性的降低而降低，从而向数据提供附加保护。

为了确定用于将数据写入给定块中的合适的码率，控制器114可以监测闪存电路112a-n的块的完整性。监测可以基于例如与从闪存电路112a-n读取的数据相关联的rber、和/或有关闪存电路112a-n的预期寿命的先验经验数据，例如，闪存电路112a-n的块被设计成用于可靠地执行的读和/或写的最大数量。当控制器114确定闪存电路112a-n的块的完整性已经降低至阈值量以下时，控制器114可以改变(例如，降低)由编码器118使用以便执行错误校正编码的码率。在一个或多个实现方式中，控制器114可以将包括不同rber阈值与不同码率之间的关联的表存储在诸如ram122中。以此方式，控制器114可在监测的rber发生变化时自适应地改变码率。

当控制器114随后从闪存电路112a-n读取码字和冗余数据时，控制器114的解码器116可使用冗余数据和其他码字(假设它们是可解码的)来恢复至少一个丢失的码字，如以下关于图3进一步讨论的。控制器114然后从解码码字获得数据项并且经由接口124向主机设备130提供数据项。

在一个或多个实现方式中，闪存电路112a-n、控制器114、解码器116、编码器118、ram122、和/或接口124中的一项或多项、和/或其一个或多个部分可以在软件(例如，固件、子例程、和/或代码)中实现、可以在硬件(例如，专用集成电路(asic)、现场可编程门阵列(fpga)、可编程逻辑设备(pld)、控制器、状态机、门逻辑、离散硬件部件、和/或任何其他适合的设备)中和/或两者的组合中实现。

图2展示了根据一个或多个实现方式的用于提供错误校正编码数据的冗余的系统的示例编码过程200的流程图。出于解释性目的，在此参考图1的控制器114和编码器118来描述示例过程200；然而，示例过程200不限于图1的控制器114和/或编码器118，并且示例过程200的一个或多个框可以由控制器114的一个或多个其他部件来执行。进一步出于解释性目的，在示例过程200的框连续、或线性地发生时在此对其进行描述。然而，示例过程200的多个框可以并行发生。此外，示例过程200的框无需按照示出的顺序执行和/或示例过程200的框中的一个或多个框无需执行。

控制器114经由接口124从主机设备130接收数据(诸如数据流)，其中，所述数据将被写入闪存电路112a-n中的一个或多个闪存电路中(202)。控制器114可以缓冲在ram122中接收的数据中的一些或全部。控制器114对块集合进行标识以便写入数据(204)。由于闪存电路112a-n的块随着时间的推移随着使用而恶化，因此控制器114可以例如实施损耗均衡或损耗平衡方案以确保所述块跨闪存电路112a-n基本上均匀地下降。因此，控制器114可以例如标识一个或多个可用块，所述一个或多个可用块具有比闪存电路112a-n中的平均块更少的损耗。所述块集合中的块数量可以取决于正在由控制器114实现的raid技术的条带大小。例如，针对条带大小为32，可以具有用于存储数据的所述块集合中的31个块和用于存储冗余数据的1个附加块。

控制器114确定与标识块相关联的码率，例如，至少部分地基于标识块的完整性(206)。在一个或多个实现方式中，当闪存设备110被上电时或所述时间之后的任何时间(例如，此后周期性地)，控制器114确定与所述一个或多个闪存电路112a-n和/或其单独块相关联的误比特率。控制器114可以至少部分地基于标识块的和/或包含标识块的所述一个或多个闪存电路112a-n的误比特率来确定与标识块相关联的码率。在一个或多个实现方式中，条带尺寸可以部分地基于闪存设备110中的闪存电路112a-n的数量。

控制器114至少部分地基于与块相关联的码率将接收的数据解析成数据项(208)。由于码率从块到块可以是不同的从而引起可存储在每个块中的不同数据量，因此控制器114可以将接收的数据分割为不同长度的数据项。以下关于图4和图8进一步讨论了从接收的数据(诸如接收的数据流)解析的示例数据项。控制器114的编码器118然后对数据项执行错误校正编码(诸如低密度奇偶校验错误校正编码)以便生成经编码的数据项(例如，码字)(210)。

在将数据项编码成码字之后，控制器114至少部分地基于码字来生成冗余数据，例如通过对码字执行逐位异或(xor)运算(212)。由于均被编码的码字具有相同的长度，因此控制器114可生成冗余数据，而不必向码字中的任何码字添加任何填充(诸如零填充)，从而保存了处理和功率资源。在一个或多个实现方式中，可使用以下等式1来确定冗余数据(p)，其中，ci表示码字。

控制器114将码字写入闪存电路112a-n的相关联块中(214)。控制器114还将冗余数据写入闪存电路112a-n的附加块中(216)。由于冗余数据不是有效码字(例如，不是使用错误校正编码被编码的)，因此冗余数据可能更易于受错误的影响。因此，控制器114可以将冗余数据写入块中，所述块有最高完整性和/或具有等于或大于存储码字的块中的任何块的最高完整性。

图3展示了根据一个或多个实现方式的用于提供错误校正编码数据的冗余的系统的示例解码过程300的流程图。出于解释性目的，在此参考图1的控制器114和解码器116来描述示例过程300；然而，示例过程300不限于图1的控制器114和/或解码器116，并且示例过程300的一个或多个框可以由控制器114的一个或多个其他部件来执行。进一步出于解释性目的，在示例过程300的框连续、或线性地发生时在此对其进行描述。然而，示例过程300的多个框可以并行发生。此外，示例过程300的框无需按照示出的顺序执行和/或示例过程300的框中的一个或多个框无需执行。

控制器114诸如经由接口124从主机设备130接收对存储在闪存电路112a-n中的一个或多个闪存电路中的一个或多个数据项的请求(302)。控制器114从闪存电路112a-n中的一个或多个闪存电路的块中检索与请求的数据项相关联的一组码字(304)。控制器114的解码器116执行错误校正解码以便解码和/或校正检索的码字306(306)。控制器114判定是否无法从块中正确读取所述码字中的任何码字和/或无法使用错误校正解码来正确解码/校正所述码字中的任何码字(308)。如果控制器114确定所有的码字均被正确读取和解码/校正，则控制器114从经校正码字获得数据项(318)并且向主机设备130提供数据项(例如，通过接过接口124)(320)。

如果控制器114确定码字之一未从相关联的块中被正确读取和/或未被正确解码/校正，则控制器114从闪存电路112a-n之一的另一个块中检索与不可解码的码字相关联的冗余数据(310)。在一个或多个实现方式中，如果控制器114尚未检索到与检索的冗余数据(例如，冗余条带的每个码字)相关联的码字集合中的每个码字，则控制器114检索、并且解码器116解码冗余条带的任何剩余码字。由于冗余数据不是编码码字，因此控制器114的解码器116不尝试解码/校正冗余数据。

控制器114尝试通过执行硬解码来恢复不可解码的码字并且然后使用冗余数据和被正确读取并解码/校正的其他码字来尝试恢复不可解码的码字(312)。例如，控制器114可以对其他码字和冗余数据执行xor异或运算以尝试恢复不可被正确读取和/或解码/校正的码字。

在一个或多个实现方式中，不可被正确读取和/或解码的码字可以由ck来表示，其他经校正码字可以由ci来表示，并且冗余数据可以由p来表示。在这种实例中，可以使用以下等式2来获得估计的ck(例如，ck’)，并且然后可以对其进行解码/校正以便获得码字ck。

在等式2中，cs是可被确定为的无差错项，并且p’可以被确定为p'＝p+e，其中，p是被写入闪存电路中的正确冗余数据，并且e是由于闪存电路中的存储被添加到p的错误。由于冗余数据p不是有效码字，因此从p生成的任何错误将被添加至码字ck。因此，由于ck可以具有可能码率中的任何码率，因此为了确保ck可被恢复，冗余数据p应当被写入最佳的可用块中，例如，具有最高完整性的可用块、和/或具有与存储有与冗余数据相关联的码字的块至少一样高的完整性的可用块。以此方式，在被添加到ck的p中生成的任何错误将不超过ck的校正能力。此外，在一些实例中，可以以更低的码率编码ck，从而在p中产生错误时产生更好的性能/更低的迭代数，其存储在最佳可用块中。

如果控制器114确定码字是可使用硬解码恢复的(314)，则控制器114从经校正码字获得数据项(318)并且向主机设备130提供数据项(例如，经由接口124)(320)。如果控制器114确定码字使用硬解码是不可恢复的(314)，则控制器114的解码器116尝试通过执行软解码来恢复码字并且使用冗余数据和经解码的/经校正码字来尝试恢复不可解码的码字(316)。

在软解码中，解码器116多次读取包含冗余数据p的块以便生成对数似然比(llr)。可以基于数据和/或与冗余数据p相关的表来计算llr值。此外，还从与p相对应的llr值计算与ck相对应的llr值(例如，使用以下等式3和/或等式4)，等式4为等式3的元素的重组。

ck′＝cs+(p+de)(等式3)

ck′＝(cs+p)+de(等式4)

在等式3中，de是读取单元电压到其理想位置(例如，分布的中心)的距离。针对冗余(或奇偶)数据p中的每个比特i，使用以下等式5来计算llr值llrⁱp。

由于de是等式3和等式4两者中的相同分量，因此分布保持相同。然而，当cs＝1时，分布是反向的，这意指针对pⁱ＝1的相应分布将与pⁱ＝0相关，反之亦然，如以下在等式6和等式7中示出的并且如以下关于图5进一步讨论的。

在一个或多个实现方式中，闪存电路112a-n中的一个或多个闪存电路可以是和/或可以包括多级单元(mlc)。针对mlc闪存，计算上页和下页llr，并且然后基于的值，计算的llr的符号可能需要反转以便将其转换为编码ck。以下进一步讨论的图6和图7展示了csⁱ＝1时的上页/下页分布反转。在所有情况下，当csⁱ＝1时，相应比特的计算的llr的符号应该反转。在利用所获得的或反转的llr对码字成功解码之后恢复来自ck的数据项(318)，并且然后将所述数据项提供给主机设备130(320)。

图4展示了根据一个或多个实现方式的用于提供错误校正编码数据的冗余的系统中的示例冗余条带400。然而，并非可能需要所有描绘的部件，并且一个或多个实现方式可以包括图中未示出的附加部件。在不脱离在此阐述的权利要求书的精神或范围的情况下，可以作出对部件的安排和类型的变化。可以提供附加部件、不同的部件、或更少的部件。

示例性冗余条带400包括多个码字410a-n和冗余(或奇偶)数据420。在示例冗余条带400中，在将接收的数据编码成码字410a-n之后生成冗余数据420。码字410a-n和冗余数据420各自写入闪存电路112a-n的单独块中。在一个或多个实现方式中，码字410a-n中的每个码字和冗余数据420可以存储在单独闪存电路112a-n的单独块中，从而使得闪存电路112a-n中的任一个闪存电路的故障不会引起数据丢失。

码字410a-n可以各自包括数据部分412a-n(例如，从主机设备130接收的解析数据)、以及奇偶部分414a-n。由于码字各自可以与不同的码率相关联，因此数据部分412a-n中的一个或多个数据部分和/或奇偶部分414a-a中的一个或多个奇偶部分的长度可以不同。然而，码字410a-n中的每个码字具有相同的码字长度。由于未使用错误校正编码对冗余数据420进行编码，因此冗余数据420不包括单独数据和奇偶部分。

图5展示了一组电压分布502、504，示出了根据一个或多个实现方式的用于错误校正编码数据的冗余的系统中的反对数似然比(llr)。然而，并非可能需要所有描绘的部件，并且一个或多个实现方式可以包括图中未示出的附加部件。在不脱离在此阐述的权利要求书的精神或范围的情况下，可以作出对部件的安排和类型的变化。可以提供附加部件、不同的部件、或更少的部件。

第一电压分布502是正常的电压分布，而第二电压分布504是反向电压分布。因此，当cⁱs＝1时，第二(反向)电压分布504被用作参考以便计算llr值，并且当cⁱs＝0时，第一(正常)电压分布502被用作参考以便计算llr值。

图6展示了一组电压分布602、604，示出了根据一个或多个实现方式的用于错误校正编码数据的冗余的系统中的反对数似然比(llr)。然而，并非可能需要所有描绘的部件，并且一个或多个实现方式可以包括图中未示出的附加部件。在不脱离在此阐述的权利要求书的精神或范围的情况下，可以作出对部件的安排和类型的变化。可以提供附加部件、不同的部件、或更少的部件。

第一电压分布602是正常的电压分布，而第二电压分布604是反向电压分布。因此，当cⁱs＝1时，第二(反向)电压分布604被用作参考以便计算llr值，并且当cⁱs＝0时，第一(正常)电压分布602被用作参考以便计算llr值。

图7展示了一组电压分布702、704，示出了根据一个或多个实现方式的用于错误校正编码数据的冗余的系统中的高页和低页llr计算。然而，并非可能需要所有描绘的部件，并且一个或多个实现方式可以包括图中未示出的附加部件。在不脱离在此阐述的权利要求书的精神或范围的情况下，可以作出对部件的安排和类型的变化。可以提供附加部件、不同的部件、或更少的部件。

第一电压分布702是正常的电压分布，而第二电压分布704是反向电压分布。因此，当cⁱs＝1时，第二(反向)电压分布704被用作参考以便计算高页和低页llr值(例如，针对mlc闪存)，并且当cⁱs＝0时，第一(正常)电压分布702被用作参考以便计算高页和低页llr值(例如，针对mlc闪存)。

图8展示了根据一个或多个实现方式的用于提供未编码数据冗余的系统中的示例冗余条带800。然而，并非可能需要所有描绘的部件，并且一个或多个实现方式可以包括图中未示出的附加部件。在不脱离在此阐述的权利要求书的精神或范围的情况下，可以作出对部件的安排和类型的变化。可以提供附加部件、不同的部件、或更少的部件。

示例性冗余条带800包括多个码字810a-n和冗余(或奇偶)数据820。码字810a-n中的每个码字包括数据部分412a-n和奇偶部分414a-n。冗余数据820也包括数据部分812和奇偶部分814。在示例冗余条带800中，在对数据部分412a-n执行错误校正编码之前生成冗余数据820的数据部分812。

由于码字810a-n中的数据部分412a-n可以具有不同的长度(例如，由于用于生成码字810a-n的不同码率)，因此可能需要填充(例如，零填充)数据部分412a-b中的一些数据部分，以便生成冗余数据820的数据部分812，例如确保数据部分412a-n中的所有数据部分具有相同的长度。零填充附加到数据部分412a-n(例如通过控制器114)，从而需要附加的功率和处理资源。

在生成冗余数据820之后，由控制器414移除零填充813a-b，从而进一步需要附加的功率和处理资源。然后对数据部分412a-n进行编码以便生成码字810a-n的奇偶部分414a-n，并且对冗余数据820的数据部分812进行编码以便生成冗余数据820的奇偶部分814。码字810a-n和冗余数据820各自写入闪存电路112a-n的单独块中。在一个或多个实现方式中，码字810a-n中的每个码字和冗余数据820可以存储在单独闪存电路112a-n的单独块中，从而使得闪存电路112a-n中的任一个闪存电路的故障不会引起数据丢失。

由于零填充813a-b被添加到数据项810a-b中的一些数据项中以便生成冗余数据820，因此为了恢复损失的码字，其他码字810a-n中的每个码字需要被校正(以及冗余数据820)，并且零填充813a-b需要被重新附加到数据项810a-b。然后可使用硬和/或软解码来恢复丢失的码字。因此，在一个或多个实现方式中，由于在编码和解码两者的过程中需要添加和移除零填充813a-b，并且由于冗余数据820需要被解码以便恢复丢失的码字，因此使用冗余条带800恢复丢失的码字可能利用比使用冗余条带400恢复丢失的码字更多的功率和/或处理资源。

可使用对一个或多个指令进行编码的有形计算机可读存储介质(或一种或多种类型的多个有形计算机可读存储介质)来部分地或完整地实现本公开的范围内的实现方式。有形计算机可读存储介质在本质上还可是非瞬态的。

计算机可读存储介质可以是可读取、写入、或以其他方式由通用或专用计算设备(包括能够执行指令的任何处理电子装置和/或处理电路)访问的任何存储介质。例如，不进行限制，计算机可读介质可包括任何易失性半导体存储器，诸如ram、dram、sram、t-ram、z-ram和ttram。计算机可读介质还可包括任何非易失性半导体存储器，诸如rom、prom、eprom、eeprom、nvram、闪存、nvsram、feram、fetram、mram、pram、cbram、sonos、rram、nram、赛道存储器、fjg和千足虫(millipede)存储器。

进一步地，计算机可读存储介质可包括任何非半导体存储器，诸如光盘存储设备、磁盘存储设备、磁带、其他磁存储设备、或者能够存储一个或多个指令的任何其他介质。在一些实现方式中，有形计算机可读存储介质可直接耦合至计算设备，而在其他实现方式中，有形计算机可读存储介质可间接耦合至计算设备，例如经由一个或多个有线连接、一个或多个无线连接、或其任何组合。

指令可直接是可执行的或者可用于开发可执行指令。例如，指令可被实现为可执行或非可执行的机器代码或者被实现为可被编译以便产生可执行或非可执行机器代码的高级语言的指令。进一步地，指令还可被实现为或可包括数据。计算机可读指令还可以任何格式被组织，包括例程、子例程、程序、数据结构、对象、模块、应用、小程序、函数等。如本领域技术人员认识到的，包括但不限于指令的数量、结构、序列、和组织的细节可显著地不同，而无需改变基本的逻辑、函数、处理、和输出。

虽然以上讨论主要涉及执行软件的微处理器或多核处理器，但是一个或多个实现方式由诸如专用集成电路(asic)或现场可编程门阵列(fpga)的一个或多个集成电路来执行。在一个或多个实现方式中，这种集成电路执行存储在电路自身上的指令。

本领域技术人员将认识到，可以将在此描述的各种说明性的块、模块、元件、部件、方法和算法实现为电子硬件、计算机软件或两者的组合。为了说明硬件和软件的这种可互换性，已在上文大体地在其功能性方面描述了各种说明性的块、模块、元件、部件、方法、和算法。将这种功能性实现为硬件还是软件取决于施加于整个系统上的具体应用和设计约束。技术人员可以针对每种具体应用以不同的方式实现所述的功能。各个部件和块可以被不同地安排(例如，以不同顺序安排、或者以不同方式进行分区)，而全都不背离本主题技术的范围。

应理解的是，所公开的过程中的任何特定顺序或块的层次是示例性方法的说明。基于设计偏好，应理解的是，过程中的特定顺序或块的层次可以被重新安排、或所有展示的块均被执行。可以同时执行块中的任何块。在一个或多个实现方式中，多任务和并行处理可能是有利的。而且，上述实施例中的各个系统部件的分离不应被理解成在所有实施例中都要求这种分离，并且应理解的是，所描述的程序部件和系统通常可以一起整合在单个软件产品中或封装进多个软件产品中。

如在本申请的说明书和任意权利要求中所使用的，术语“基站”、“接收器”、“计算机”、“服务器”、“处理器”和“存储器”均指电子或其他技术设备。这些术语排除人或人群。出于说明目的，术语“显示(display)”或“显示(displaying)”指在电子设备上显示。

如在此使用的，在一系列项之前的短语“中的至少一者”(其中，术语“和”或“或”用于间隔开项中的任一项)修饰整个列表，而非修饰列表中的每个构件(即每个项)。术语“中的至少一者”不需要选择所列出的每个项中的至少一项；相反，所述短语允许意指包括所述项中的任一项中的至少一项、和/或所述项中的任何组合中的至少一项、和/或所述项中的每一项中的至少一项。通过示例的方式，短语“a、b和c中的至少一者”或“a、b或c中的至少一者”各自指代只有a、只有b或只有c；a、b和c的任意组合；和/或a、b和c中的每一者中的至少一者。

谓语动词“配置成用于”、“可操作用于”和“被编程用于”不暗示对主语的任何特定的有形或无形修饰，而是意在可互换地使用。在一个或多个实现方式中，被配置成用于监测和控制操作的处理器或部件还可以意指被编程用于监测和控制操作的处理器或可操作用于监测和控制操作的处理器。同样，被配置成用于执行代码的处理器可被解释为被编程用于执行代码或可操作用于执行代码的处理器。

短语(诸如方面、所述方面、另一方面、一些方面、一个或多个方面、实现方式、所述实现方式、另一实现方式、一些实现方式、一个或多个实现方式、实施例、所述实施例、另一实施例、一些实施例、一个或多个实施例、配置、所述配置、另一配置、一些配置、一个或多个配置、本主题技术、公开、本公开、其其他变型等)是为了方便并且不暗示与(多个)这种短语相关的公开对本主题技术是必要的或者这种公开应用于本主题技术的所有配置。与(多个)这种短语有关的公开可以应用于所有的配置、或一种或多种配置。与(多个)这种短语有关的公开可以提供一个或多个示例。短语诸如一方面或一些方面可以指一个或多个方面，反之亦然，并且这可以类似地应用于其他以上短语。

词语“示例性”在本此用来意指“用作示例、实例或图示”。在此被描述为“示例性”或“示例”的任何实施例不一定被解释为比其他实施例优选或有利。此外，对于在说明书或权利要求书中使用了术语“包括”、“具有”等而言，这种术语意在以与术语“包括”相似的方式是开放式的，这是由于“包括”当被使用时被解释成权利要求项中的过渡词。

本领域技术人员已知或之后知道的贯穿本披露所描述的各个方面的元素的所有结构和功能等效物都通过引用明确地结合在此，并且意图被所附权利要求书包含。而且，本文中所披露的任何内容都并非旨在贡献给公众，无论这样的披露是否在权利要求书中被明确地叙述。不应按照35u.s.c.§112第六段的规定来理解权利要求元素，除非使用短语“用于…的装置”来明确叙述元素、或者在方法权利要求的情况下使用短语“用于…的方法”来叙述元素。

先前的描述被提供以使得本领域任何技术人员能够实践在此描述的各方面。对这些方面的各种修改对本领域技术人员而言将是明显的，并且在此所定义的一般原理可以应用于其他方面。因此，权利要求并不意在局限于在在此所示的方面，而是意在符合与语言要求一致的全面范围，其中，以单数形式对元素的引用并不意在指“一个且唯一一个”，除非明确如此说明，否则指“一个或多个”。除非特别另外声明，否则术语“一些”指的是一个或多个。男性代词(例如他的)包括女性和中性代词(例如，她的和它的)，反之亦然。标题和小标题如果有的话，仅为了方便而使用并且并不限制本主题公开。