一种用于单通道脑电信号去噪的数字集成电路的制作方法

本发明涉及一种脑电信号去噪领域技术，具体涉及一种用于去除单通道脑电信号中其他人体生物信号干扰的集成电路。

背景技术：

脑电信号是由大脑发出的电信号，是脑神经细胞电生理活动在大脑皮层或头皮表面的总体反映。脑电信号中包含了大量的生理与疾病信息,从而可以在医学临床方面为某些脑疾病提供诊断依据。脑电图检查具有无创伤性和快速性的优点，这使得它成为脑科疾病临床中最常用的检测手段。脑电学研究在近些年成为热门研究方向，相关研究试图阐明大脑内部构造、分工与工作原理，但是目前科学界对脑电信号认识仍然处于很浅的层次。临床医学上，脑电信号采集通常采取长时间监测以确定疑似病例是否出现脑电活动异常，但是提取出来的脑电信号极易受到其他人体生物信号的干扰，例如眼电信号，肌电信号，心电信号等都会对脑电信号产生影响，再加上脑电信号自己本身强度并不强，这种干扰情况的出现不利于后续利用脑电信号所进行的脑部神经活动的分析和相关疾病诊断。因此去除脑电信号中夹杂的其它人体生物信号显得很有意义。

传统上在硬件领域去除脑电信号中夹杂的其它人体生物信号主要通过滤波器实现，对于和脑电信号在频谱上没有交叠的信号，该方法效果较好，但是对于和脑电信号在频谱上产生交叠的其它人体生物信号，该方法无法对其进行有效的分离。为了解决这个问题，独立成分分析(ica)被人们提出来用来去除多通道脑电信号中的各种干扰，在进行多通道脑电信号分析时被广泛使用。但是独立成分分析有一个限制，那就是观测通道(或电极)的个数一定要大于等于独立源信号的个数，因此对单通道脑电信无法直接应用独立成分分析来进行信号分离。

经过对现有资料文献的检索发现，把小波变换和独立成分分析结合起来可以将其应用于单通道混合信号的分离处理上，并将小波变换与独立成分分析相结合的方法称为wavelet-ica。但对于将wavelet-ica用集成电路技术实现应用于单通道脑电信号去噪方面还未见报道。

技术实现要素：

本发明针对上述现有技术的不足，提出了一种用于单通道脑电信号去噪的集成电路，能够有效将单通道脑电信号中夹杂的其它人体生物信号分离出来，降低这些干扰信号对脑电信号的影响，有利于后续对脑电信号的深入分析研究。

为了达到上述目的，本发明所采取的技术方案为：单级小波变换电路模块、去均值电路模块、白化电路模块和迭代分离电路模块。

所述单级小波变换电路模块依次连接去均值电路模块、白化电路模块和迭代分离电路模块。

所述白化电路模块包括协方差矩阵计算电路、evd分解电路和白化信号生成电路。去均值电路的输出端分别接协方差矩阵计算电路的输入端和白化信号生成电路的一个输入端，协方差矩阵计算电路的输出端连接evd分解电路的输入端，evd分解电路的两个输出端分别接白化信号生成电路的另外两个输入端，白化信号生成电路的输出端接迭代分离电路的输入端。

其中协方差矩阵计算电路包括多路选择器mux2、mux3、多路分配器demux3、demux4、寄存器reg5、reg6、reg7、reg8、reg9、乘法器五、加法器六、移位器二。多路选择器mux2的输出端接寄存器reg5的输入端，寄存器reg5的输出端接乘法器五的一个输入端，多路选择器mux3的输出端接寄存器reg6的输入端，寄存器reg6的输出端接乘法器五的另一个输入端，乘法器五的输出端接寄存器reg7的输入端，寄存器reg7的输出端接加法器六的一个输入端，加法器六的输出端接多路分配器demux3的输入端，多路分配器demux3的一个输出端接加法器六的另一个输入端，多路分配器demux3的另一个输出端接寄存器reg9的输入端，寄存器reg9的输出端接移位器二的输入端，移位器二的输出端接多路分配器demux4的输入端，控制器二的四个输出端分别接多路选择器mux2、mux3、多路分配器demux3、demux4的选择信号端。多路分配器demux4的输出端接evd分解电路的输入端。

其中，evd分解电路包括特征值矩阵计算电路和特征向量矩阵计算电路。协方差矩阵计算电路的输出端分别接特征值矩阵计算电路的输入端和特征向量矩阵计算电路的一个输入端，特征值矩阵计算电路的输出端分别接白化信号生成电路和特征向量矩阵计算电路的另一个输入端，特征向量矩阵计算电路的输出端接白化信号生成电路。evd分解电路中的特征值矩阵计算电路包括加法器七、乘法器六～八、减法器二～五，、移位器三～五以及开平方函数电路。加法器七的输出端分别接乘法器八的两个输入端以及减法器四和五的一个输入端，乘法器六、七的输出端分别接减法器二的两个输入端，减法器二的输出端接移位器三的输入端，移位器三的输出端接减法器三的一个输入端，乘法器八的输出端接减法器三的另一个输入端，减法器三的输出端接开平方函数电路的输入端，开平方电路的输出端分别接减法器四～五的另一个输入端，减法器四的输出端接移位器四的输入端，减法器五的输出端接移位器五的输入端，移位器四和移位器五的输出端分别进行输出。

evd分解电路中的特征向量矩阵计算电路包括多路选择器mux5、减法器六、取反函数电路、归一化电路。多路选择器mux5的输出端接减法器六的另一个输入端，减法器六的输出端接归一化电路的一个输入端，取反函数电路的输出端接归一化电路的另一个输入端，归一化电路的输出端进行输出。

所述迭代分离电路模块包括迭代电路和分离电路，白化电路模块的输出端分别接迭代电路的输入端和分离电路的一个输入端，迭代电路的输出端接分离电路的另一个输入端，分离电路进行输出。

其中迭代电路包括wk更新电路、wkk计算电路、归一化电路、多路选择器mux6、多路分配器demux5～6、减法器七、白化电路的输出端接wk更新电路的输入端，wk更新电路的输出端接多路分配器demux5的输入端，多路分配器demux5的一个输出端接多路选择器mux6的一个输入端，多路分配器demux5的另一个输出端分别接减法器七和wkk计算电路的一个输入端，wkk计算电路的输出端接减法器七的另一个输入端，减法器七的输出端接多路选择器mux6的另一个输入端，多路选择器mux6的输出端接归一化电路的输入端，归一化电路的输出端接多路分配器demux6的输入端，控制器三的三个输出端分别接多路选择器mux6、多路分配器demux5、多路分配器demux6的选择信号端，多路分配器demux6的一个输出端接wk更新电路的输入端，另外两个输出端输出。

技术效果：本发明克服了独立成分分析的限制条件，使其可以应用于单通道脑电信号去噪领域；本发明能够有效将单通道脑电信号中夹杂的其它人体生物信号分离出来，降低这些干扰信号对脑电信号的影响，有利于后续对脑电信号的深入分析研究；本发明十分适合应用于需要采集单通道脑电信号的可穿戴设备和植入式芯片中进行脑电信号的去噪处理。

附图说明

图1为本发明的集成电路系统框图；

图2为本发明的单级小波变换电路模块的电路图；

图3为本发明的去均值电路模块的电路图；

图4为本发明的白化电路模块中协方差矩阵计算电路图；

图5为本发明的白化电路模块中evd分解电路框图；

图6为本发明的evd分解电路中特征值矩阵计算电路图；

图7为本发明的evd分解电路中特征向量矩阵计算电路图；

图8为本发明的迭代分离电路模块中迭代电路框图；

具体实施方式

以下结合附图对本发明做进一步详细说明：

参见图1，本发明是一种用于单通道脑电信号去噪的数字集成电路，包括单级小波变换电路模块、去均值电路模块、白化电路模块、迭代分离电路模块。所实施的单通道脑电信号去噪数字集成电路输入信号input的数据类型为16位定点数。其中，整数部分8位，小数部分8位。单通道脑电信号input先经过单级小波变换电路模块生成二维信号x，x经过去均值电路模块处理得到二维零均值信号经过白化电路模块的处理得到二维白化信号z，z经过迭代分离电路模块的处理得到输出信号output。

参见图2，为所述单级小波变换电路模块的电路图。该电路模块采用离散小波变换(dwt)，通过对单通道脑电信号input进行单级小波变换，将其分解为低频信号和高频信号，组成二维信号x。单级小波变换采用了db4滤波器，滤波系数如下：

其中h(z)和g(z)分别为高通和低通滤波系数。为了节省芯片面积可将上述z变换系数转换成如下表达式：

h(z)＝(-a[1]-a[0]a[1]z^-1-a[0]z^-2+z^-3)s

g(z)＝(1+a[0]z^-1-a[0]a[1]z^-2+a[1]z^-3)s

其中

该模块包括乘法器一1、乘法器二4、乘法器三6、乘法器四5、乘法器五7、加法器一2、加法器二9、加法器三3、加法器四11、延时器一8和延时器二10。

参见图3，为所述去均值电路模块的电路图。该模块的输入为单级小波变换电路模块生成的二维信号x，对x的每行求均值，然后将该行所有元素减去此均值，得到一个二维零均值信号去均值方法如下式：

其中j＝1,2,3......256i代表矩阵x行标。首先通过累加器对xi(j)进行累加操作，求出全部256个元素之和后，再使用移位器对其进行右移8位求得均值，最后从ram中串行读取出xi(j)，使用减法器减去该均值，待所有256个元素全部减去该均值后，完成去均值操作。该模块包括多路选择器mux1、寄存器reg1、reg2、reg3、多路分配器demux1、demux2、加法器五12、减法器一14、移位器一13、ram、控制器一。

所述的白化电路模块将的两维数据作为两个随机变量，通过协方差矩阵计算电路求其协方差矩阵然后通过evd分解电路对进行evd分解，得到特征值矩阵d和特征向量矩阵e。d、e和输入到白化矩阵生成电路，得到输出信号该模块由三部分电路构成：第一部分是协方差矩阵计算电路，目的是求解协方差矩阵。第二部分是evd分解电路，目的对协方差矩阵进行evd分解，求解特征值矩阵d和特征向量矩阵e。第三部分是白化信号生成电路，目的是生成二维白化信号z。该模块包括协方差矩阵计算电路、evd分解电路和白化信号生成电路。白化电路模块的输入信号接协方差矩阵计算电路的输入端和白化信号生成电路的一个输入端，协方差矩阵计算电路的输出端连接evd分解电路的输入端，evd分解电路的两个输出端分别接白化信号生成电路的另外两个输入端，白化信号生成电路的输出端接白化电路模块的输出信号z。

参考图4，为所述白化电路模块中的协方差矩阵计算电路的电路图，实现功能如下：

该部分电路通过两个二选一选择器分别选择的各行数据进行协方差计算。在选定的特定行组合数据之后，使用乘法器计算两组数据的对应元素的乘积，再通过累加器进行累加，然后通过移位器求其均值，所得结果即为协方差值。其中协方差矩阵计算电路包括多路选择器mux2、mux3、多路分配器demux3、demux4、寄存器reg5、reg6、reg7、reg8、reg9、乘法器五15、加法器六16、移位器二17。多路选择器mux2的输出端接寄存器reg5的输入端，寄存器reg5的输出端接乘法器五15的一个输入端，多路选择器mux3的输出端接寄存器reg6的输入端，寄存器reg6的输出端接乘法器五15的另一个输入端，乘法器五15的输出端接寄存器reg7的输入端，寄存器reg7的输出端接加法器六16的一个输入端，加法器六16的输出端接多路分配器demux3的输入端，多路分配器demux3的一个输出端接加法器六16的另一个输入端，多路分配器demux3的另一个输出端接寄存器reg9的输入端，寄存器reg9的输出端接移位器二17的输入端，移位器二17的输出端接多路分配器demux4的输入端，控制器二的四个输出端分别接多路选择器mux2、mux3、多路分配器demux3、demux4的选择信号端。多路分配器demux4的输出信号包含a、b、c三个分量。

参见图5为所述白化电路模块中的evd分解电路的电路图。该电路功能为求解特征值矩阵d和特征向量矩阵e，evd分解电路包括特征值矩阵计算电路和特征向量矩阵计算电路。evd分解电路的输入信号分别接特征值矩阵计算电路的输入端和特征向量矩阵计算电路的一个输入端，特征值矩阵计算电路的输出端分别接evd分解电路的输出信号d和特征向量矩阵计算电路的另一个输入端，特征向量矩阵计算电路的输出端接evd分解电路的输出信号e。

特征值矩阵中的特征值表达式为：

特征值矩阵特征值矩阵计算电路参见图6。evd分解电路中的特征值矩阵计算电路包括加法器七18、乘法器六19、七20、八21、减法器二22、三23、四25、五26、移位器三24、四27、五28以及开平方函数电路。特征值矩阵计算电路的输入信号分量a分别接加法器七18和乘法器六19的一个输入端，分量b分别接加法器七18和乘法器六19的另一个输入端，分量c分别接乘法器七20的两个输入端，加法器七18的输出端分别接乘法器八21的两个输入端以及减法器四25和五26的一个输入端，乘法器六19、七20的输出端分别接减法器二22的两个输入端，减法器二22的输出端接移位器三24的输入端，移位器三24的输出端接减法器三23的一个输入端，乘法器八21的输出端接减法器三23的另一个输入端，减法器三23的输出端接开平方函数电路的输入端，开平方电路的输出端分别接减法器四25和减法器五26的另一个输入端，减法器四25的输出端接移位器四27的输入端，减法器五26的输出端接移位器五28的输入端，移位器四27和移位器五28的输出信号λ1和λ2组成特征值矩阵信号d。

在特征值矩阵计算出来之后，两个特征向量ξ1和ξ2如下：

对其进行单位化，即可得到两个单位特征向量e1和e2。特征向量矩阵e＝[e1,e2]。图7为所述特征向量矩阵计算电路，包括多路选择器mux5、减法器六29、取反函数电路、归一化电路。输入信号分量a接减法器六29的一个输入端，特征值矩阵信号d的分量λ1和λ2分别接多路选择器mux5的两个输入端，输入信号分量c接取反函数电路的输入端，多路选择器mux5的输出端接减法器六29的另一个输入端，减法器六29的输出端接归一化电路的一个输入端，取反函数电路的输出端接归一化电路的另一个输入端，归一化电路的输出端接evd分解电路的输出信号e1/e2。

所述白化信号生成电路，通过得到白化信号z。至此整个白化电路模块对数据的白化处理操作完成。

所述迭代分离电路模块，以白化信号z为输入，通过迭代电路求得解混矩阵w，然后通过分离电路得到输出信号output＝w^tz。

其中迭代电路计算解混矩阵w的步骤为：

2对解混矩阵w的每列wk初始化(k＝1,2)。

3计算令

4计算

5计算wk＝wk/||wk||。

6判断wk是否收敛，如果不收敛则返回步骤3；如果收敛，输出wk。

所述迭代分离电路模块包括迭代电路和分离电路，输入信号分别接迭代电路的输入端和分离电路的一个输入端，迭代电路的输出端接分离电路的另一个输入端，分离电路的输出端接输出信output。

参见图8，为所述迭代电路，包括wk更新电路、wkk计算电路、归一化电路、多路选择器mux6、多路分配器demux5～6、减法器七30、白化电路的输出信号z接wk更新电路的输入端，wk更新电路的输出端接多路分配器demux5的输入端，多路分配器demux5的一个输出端接多路选择器mux6的一个输入端，多路分配器demux5的另一个输出端分别接减法器七30和wkk计算电路的一个输入端，wkk计算电路的输出端接减法器七30的另一个输入端，减法器七30的输出端接多路选择器mux6的另一个输入端，多路选择器mux6的输出端接归一化电路的输入端，归一化电路的输出端接多路分配器demux6的输入端，控制器三的三个输出端分别接多路选择器mux6、多路分配器demux5、多路分配器demux6的选择信号端，多路分配器demux6的一个输出端接wk更新电路的输入端，另外两个输出系信号w1和w2组成解混矩阵w的两列。

参见图8，所述迭代电路中各主要子电路功能如下：

1)wk更新电路：该模块功能为更新解混矩阵w没列wk的值，迭代公示如下：

其中我们用右移八位的操作代替了除法操作。

2)wkk计算电路：该电路功能为使解混矩阵w的没列wk相互正交，计算公示如下：

3)归一化电路：该电路对每次更新并正交化的wk进行单位化，公示如下：

wk＝wk/||wk||

4)所述控制器3功能包括：

1判断wk是否收敛以及迭代次数是否达到规定值。

2控制各解混矩阵w每列wk的迭代顺序。

当迭代电路完成解混矩阵的计算操作，通过output＝w^tz操作即可得即完成信号与噪声的分离。