射频识别读写器启动电路的制作方法

本实用新型涉及射频识别技术领域，尤其涉及一种射频识别读写器启动电路。

背景技术：

射频识别读写器用来实现对射频识别电子标签进行读写，通过射频信号远程获取射频识别电子标签中的信息，并可以将重要信息写在射频识别电子标签中。射频识别读写器具体包括射频电路、主控电路、加密模块等，它们的控制通过处理芯片实现，在大部分情况中，例如在应用于针对汽车电子标识（用于安装在车辆前挡风玻璃上专用于车辆识别的射频识别电子标签）识别的基站式射频识别读写器中，采用嵌入式Linux系统等操作系统，射频识别读写器的各项功能都是在操作系统上运行的，因此上述功能是否正常运行取决于操作系统有没有正常启动。

在实际的应用中，由于射频识别读写器有时会发生故障，因而会导致操作系统启动失败，一旦操作系统启动失败，就无法再对射频识别读写器的指定功能进行操作，也就无法对射频识别电子标签进行正常读写。尤其是应用在道路上，车辆进行识别时对射频识别读写器的稳定性、可靠性有一定的要求，为了实施安全，亟需采取相应的技术方案尽量减少维修人员去现场进行排除故障的情况。

技术实现要素：

本实用新型的目的在于提供一种射频识别读写器启动电路，解决了现有技术中射频识别读写器运行环境不稳定导致无法正常工作的技术问题。

为了解决上述技术问题，本实用新型的一种射频识别读写器启动电路，包括：

控制单元及用于运行操作系统的处理器，所述控制单元的输入端连接所述处理器的启动状态引脚，所述控制单元的第一输出端连接所述处理器的启动源控制引脚；

用于存储第一操作系统的第一存储器，所述第一存储器连接所述处理器；用于存储第二操作系统的第二存储器，所述第二存储器连接所述处理器；所述处理器根据所述启动源控制引脚确定系统启动连通的存储器；

所述控制单元在所述处理器开始启动系统后预定时间内根据所述启动状态引脚的信号确定所述控制单元的第一输出端的输出信号变化。

作为本实用新型上述射频识别读写器启动电路的进一步改进，所述控制单元的第二输出端连接所述处理器的复位引脚以在所述控制单元的第一输出端的输出信号发生变化时向所述处理器发出复位信号。

作为本实用新型上述射频识别读写器启动电路的进一步改进，所述第一存储器为NandFlash存储器。

作为本实用新型上述射频识别读写器启动电路的进一步改进，所述第二存储器为MMC存储器。

作为本实用新型上述射频识别读写器启动电路的进一步改进，所述处理器为德州仪器基于ARM Cortex-A8内核的AM3358处理器。

作为本实用新型上述射频识别读写器启动电路的进一步改进，所述控制单元为CPLD芯片。

作为本实用新型上述射频识别读写器启动电路的进一步改进，所述控制单元包括逻辑门电路及连接所述逻辑门电路的定时器。

作为本实用新型上述射频识别读写器启动电路的进一步改进，所述控制单元内设有存储模块，用于存储所述控制单元的第一输出端的输出信号以设置默认启动的存储器。

作为本实用新型上述射频识别读写器启动电路的进一步改进，所述处理器还包括UART接口，所述UART接口连接外部计算机。

作为本实用新型上述射频识别读写器启动电路的进一步改进，所述处理器通过UART接口读取外部计算机设置的Bootloader以通过所述处理器连接的网络加载系统。

与现有技术相比，本实用新型通过设计一种双系统启动的电路，保证在通过一个存储器系统启动失败后，可以自动转到通过另一个存储器进行系统启动。本实用新型提供的射频识别读写器电路，保证了工作的稳定性及可靠性，减少了特定情况下的故障率。

结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

为了更清楚地说明本实用新型实施方式或现有技术的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见，下面描述中的附图仅仅是本实用新型中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一实施方式中射频识别读写器启动电路示意图。

图2为本实用新型一实施方式中射频识别读写器启动电路功能实现示意图。

具体实施方式

以下将结合附图所示的各实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。

需要说明的是，在不同的实施方式中，可能使用相同的标号或标记，但这些并不代表结构或功能上的绝对联系关系。并且，各实施方式中所提到的“第一”、“第二”也并不代表结构或功能上的绝对区分关系，这些仅仅是为了描述的方便。

如图1所示，本实用新型一实施方式中射频识别读写器启动电路示意图。射频识别读写器启动电路包括处理器10和控制单元20，处理器10负责操作系统的运行及射频识别读写器的功能实现，控制单元20负责监控处理器10，在处理器10启动出现故障时，对处理器10进行自动修复。在本实施方式中，处理器10为德州仪器基于ARM Cortex-A8内核的AM3358处理器，优选地通过AM3358处理器运行完整的嵌入式Linux系统，在嵌入式Linux系统上可以运行射频识别读写器进行识别处理相关的软件。处理器10在启动系统前，操作系统的文件是存放在处理器10连接的存储器里，处理器10在启动时通过读取调用存储器中存储的相关信息以运行指定的功能。在本实施方式中，处理器10连接第一存储器31、第二存储器32，第一存储器31中存储有第一操作系统，第二存储器32中存储有第二操作系统，相应地，第一操作系统和第二操作系统可以为嵌入式Linux系统，其中一个作为另一个的备用。处理器10在启动系统时，会选择一个存储器中的操作系统启动。具体地，存储器的开始地址会设置有Bootloader，用于完成基本的初始化工作，通过Bootloader引导存储器中存储的系统文件。处理器10启动时连通使用哪一个存储器，由处理器10的启动源控制引脚决定，具体地，启动源控制引脚接收到的信号可以为两位二进制，例如“00”表示从第一存储器31启动，“01”表示从第二存储器32启动。处理器10的启动源控制引脚与控制单元20的第一输出端连接，由控制单元20提供启动源控制引脚信号。优选地，在控制单元20中设置有存储模块，存储模块中存储有一组控制单元20的第一输出端的输出信号，当处理器10启动时，提供给处理器10的启动源控制引脚，通过控制单元20控制处理器10默认启动的存储器，如上所述，例如存储模块存储的是“00”，那么处理器10正常启动时默认启动从第一存储器31，默认的存储器可以根据实际的需求进行相应地更改。

在具体的实施方式中，第一存储器31为NandFlash存储器，NandFlash存储器是Flash存储器中的一种，其内不采用非线性单元模块。NandFlash固设在射频识别读写器的内部电路中，用于存储相关的系统文件及相关信息。需要说明的是，上述第一存储器31并不以此为限，也可以采用其他存储器替代，例如NorFlash、传统硬盘等。具体地，处理器10启动是默认通过固设的第一存储器31启动的。第二存储器32优选地采用外接扩展的存储器，用于在第一存储器31连接出现问题时，作为备用存储器使用，第二存储器32可以采用MMC（MultiMedia Card，多媒体卡）存储器，可以包括SD卡(Secure Digital Memory Card，安全数码卡)、TF卡（TransFlash Card，外置记忆卡）中的一种。在更多的实施方式中，由于MMC存储器的便携性，可以及时地更新MMC存储器中的系统文件，因此也可以通过上述控制单元20中存储模块设置第二存储器32为默认启动源，在第二存储器32出现问题时切换到第一存储器31。

控制单元20的输入端连接处理器10的启动状态引脚，处理器10可以通过启动状态引脚将系统启动的状态反馈给控制单元20，控制单元20在处理器10开始启动预定时间内根据启动状态引脚的信号确定控制单元20的第一输出端的输出信号变化，即处理器10在启动系统时，如果没有在预定时间内反馈系统启动成功信号（可以用低电平表示系统启动成功，但并必然是低电平表示启动成功，由实际的电路设计需要决定），说明处理器10与默认的第一存储器31连通有问题，所以控制单元20改变第一输出端的控制信号，通过控制处理器10的启动源控制引脚切换到第二存储器32进行系统启动。控制单元20优选地为CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件）芯片，在更多的实施方式中，控制单元20也可以通过逻辑门电路实现，逻辑门电路连接定时器，通过定时器为逻辑门电路提供定时信号。逻辑门电路通过未收到启动状态引脚输入相关启动成功的电平时，由定时器的定时信号触发，将连接于处理器10的启动源控制引脚的输入发生变化，以使处理器10切换到另一个存储器上启动。

优选地，控制单元20的第二输出端连接处理器10的复位引脚，在控制单元20的第一输出端的输出信号发生变化时向处理器10发出复位信号，即处理器10将切换到另一个存储器时，控制单元20将处理器10重新复位一下，因为系统启动出现问题时，往往可能导致处理器10出现无响应状态，此时通过控制单元20对处理器10进行复位可以使处理器10重新回归正常响应状态。

在更多的实施方式中，为了防止处理器10连接的第一存储器31、第二存储器32都出现问题，可以利用处理器10的UART接口33(Universal Asynchronous Receiver/Transmitter，通用异步收发传输接口)与外部计算机连接，通过UART接口启动，UART接口33是一种串行接口，因为串行接口具有传输速率低的局限性，可以只通过UART接口33获得Bootloader信息，然后根据Bootloader信息完成初始化工作然后通过处理器10连接的网络加载系统。这样在第一存储器31、第二存储器32都出现启动失败时，可以通过UART接口33修复损坏的系统文件，为射频识别读写器启动的修复提供了便利。

如图2所示，本实用新型一实施方式中射频识别读写器启动电路功能实现示意图。通过上述实施方式中射频识别读写器启动电路的实现，处理器10在启动时，可以先去从默认的存储器启动系统，例如在本实施方式中，确定是否从NandFlash启动，即是否从第一存储器31启动，如果是就从第一存储器31启动，如果否就继续判断是否从MMC 启动，如果是就从第二存储器32启动，如果否就继续判断是否从UART启动系统，依此类推。确定从第一存储器31启动之后，如果启动成功了会通知CPLD系统启动成功，如上所述，可以利用低电平传输给CPLD，此时CPLD根据是低电平的信号确定处理器10正常工作停止干预结束工作。如果处理器10系统启动出现问题没有成功的话，CPLD会在预定的时间内并没有收到处理器10的启动状态引脚的低电平信号，此时CPLD会通过启动源引脚通知处理器10从MMC存储器启动，启动之前会通过控制单元20的第二输出端输出复位信号给处理器10，即复位之后从第二存储器32启动，同理，如果启动成功通知CPLD系统启动成功结束工作，如果没有成功，同理即CPLD在预定时间内未通过处理器10的启动状态引脚获得低电平，再次改变启动源控制引脚的输入信号及复位，控制处理器10从 UART接口启动系统，当成功读取外部计算机的Bootload信息之后，通过处理器10连接网络加载系统，启动完成后向CPLD发送系统启动成功电平。如果启动不成功就再次回到默认的连通存储器重新再尝试启动一次。

综上所述，本实用新型通过设计一种双系统启动的电路，保证在通过一个存储器系统启动失败后，可以自动转到通过另一个存储器进行系统启动。本实用新型提供的射频识别读写器电路，保证了工作的稳定性及可靠性，减少了特定情况下的故障率。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。