Cmos goa电路的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种CMOS GOA电路。
【背景技术】
[0002]GOA(Gate Driver on Array)技术即阵列基板行驱动技术，是利用薄膜晶体管(Thin Film Transistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。GOA电路具有两项基本功能:第一是输出扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当第N个扫描驱动信号输出完成后，通过时钟控制进行第N+1个扫描驱动信号的输出，并依次传递下去。
[0003]随着低温多晶娃(Low Temperature Poly-Silicon，LTPS)半导体薄膜晶体管的发展，LTPS TFT液晶显示器也越来越受关注。由于LTPS的硅结晶排列较非晶硅有次序，LTPS半导体具有超高的载流子迀移率，采用LTPS TFT的液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点，相应的，LTPS TFT液晶显示器的面板周边集成电路也成为显示技术关注的焦点。
[0004]图1所示为一种现有的CMOS GOA电路，包括级联的多个GOA单元，该现有的CMOSGOA电路除了具备基本的扫描驱动功能与移位寄存功能以外，还带有使各级扫描驱动信号全部同时上升为高电位(All Gate On)的功能。
[0005]设N为正整数，第N级GOA单元包括:输入控制模块100、锁存模块300、信号处理模块400、与输出缓冲模块500。
[0006]其中，输入控制模块100接入上一级GOA单元的级传信号Q(N-1)、第一时钟信号CKl、第一反相时钟信号XCKl、恒压高电位信号VGH、及恒压低电位信号VGL，将与上一级GOA单元的级传信号Q(N-1)电位相反的信号P(N)输入锁存模块300;
[0007]锁存模块300包括一反相器F，将信号P (N)反相后得到该第N级GOA单元的级传信号Q(N)，锁存模块300对级传信号Q(N)进行锁存；
[0008]信号处理模块400接入级传信号Q (N)、第二时钟信号CK2、恒压高电位信号VGH、恒压低电位信号VGL、及全局信号Gas ;所述信号处理模块400用于对第二时钟信号CK2与级传信号Q(N)做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号G(N);对第二时钟信号CK2与级传信号Q(N)做与逻辑处理的结果和全局信号Gas进行或非逻辑处理，实现全局信号Gas控制各级扫描驱动信号全部同时上升为高电位；
[0009]所述输出缓冲模块500电性连接信号处理模块400，用于增加扫描驱动信号G(N)的驱动能力，减小信号传输过程中的阻容负载(RC Loading)。
[0010]上述现有的CMOS GOA电路，在实现All Gate On功能时，由于扫描驱动信号持续(Holding)的问题，必须在GOA电路正常工作之前，对级传信号和扫描驱动信号进行电位的复位清零处理，因此该现有的CMOS GOA电路的每一级GOA单元还包括一复位模块200。如图1所示，以第N级GOA单元为例，所述复位模块200包括一 P型TFT，该P型TFT的栅极接入复位信号Reset，源极接入恒压高电位信号VGH，漏极连接锁存模块300内反相器F的输入端，当复位信号Reset输入一低电位时，所述P型TFT导通，所述反相器F对恒压高电位信号VGH进行反相，从而拉低级传信号Q(N)的电位，对级传信号Q(N)进行清零。单独设置复位模块200虽然会提高电路的性能，但由此附加的元件、走线、与信号却增大了 GOA电路的面积，提高了信号复杂度，不利于窄边框面板的设计。
【发明内容】
[0011 ] 本发明的目的在于提供一种CMOS GOA电路，其不仅具有使各级扫描驱动信号全部同时上升为高电位的功能，还能够在不采用复位模块的情况下避免扫描驱动信号持续的问题，减小GOA电路的面积，简化信号的复杂度，利于窄边框面板的设计。
[0012]为实现上述目的，本发明提供了一种CMOS GOA电路，包括级联的多个GOA单元；
[0013]设N为正整数，第N级GOA单元包括:输入控制模块、电性连接输入控制模块的锁存模块、电性连接锁存模块的信号处理模块、电性连接信号处理模块的输出缓冲模块、及电性连接锁存模块与信号处理模块的存储电容；
[0014]所述输入控制模块接入上一级第N-1级GOA单元的级传信号、第一时钟信号、第一反相时钟信号、恒压高电位信号、及恒压低电位信号，用于将第N-1级GOA单元的级传信号进行反相，得到反相级传信号，并将反相级传信号输入锁存模块；
[0015]所述锁存模块包括一或非门，所述或非门的第一输入端输入反相级传信号、第二输入端输入全局信号，所述或非门的输出端输出级传信号，所述锁存模块用于对级传信号进行锁存；
[0016]所述信号处理模块接入级传信号、第二时钟信号、恒压高电位信号、恒压低电位信号、及全局信号，用于对第二时钟信号与级传信号做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号；对第二时钟信号与级传信号做与逻辑处理的结果和全局信号进行或非逻辑处理，实现全局信号控制各级扫描驱动信号全部同时上升为高电位；
[0017]所述输出缓冲模块包括依次串联的奇数个第一反相器，用于输出扫描驱动信号并增加扫描驱动信号的驱动能力；
[0018]所述存储电容的一端电性连接级传信号，另一端接地，用于存储级传信号的电位；
[0019]所述全局信号包含单个脉冲，其为高电位时，控制各级扫描驱动信号全部同时上升为高电位，同时控制所述或非门拉低各级级传信号的电位，对各级级传信号进行清零复位。
[0020]所述输入控制模块至少包括依次串联的第一 P型TFT、第二 P型TFT、第三N型TFT、与第四N型TFT ;所述第一 P型TFT的栅极接入第一反相时钟信号、源极接入恒压高电位信号；所述第二 P型TFT与第三N型TFT的栅极均接入上一级第N-1级GOA单元的级传信号；所述第二 P型TFT与第三N型TFT的漏极相互连接，输出反相级传信号；所述第四N型TFT的栅极接入第一时钟信号、源极接入恒压低电位信号；
[0021]所述锁存模块还包括依次串联的第五P型TFT、第六P型TFT、第七N型TFT、与第八N型TFT ;所述第五P型TFT的栅极接入第一时钟信号、源极接入恒压高电位信号；所述第六P型TFT与第七N型TFT的栅极均接入级传信号；所述第六P型TFT与第七N型TFT的漏极相互连接，并电性连接所述第二 P型TFT与第三N型TFT的漏极；所述第八N型TFT的栅极接入第一反相时钟信号、源极接入恒压低电位信号；
[0022]所述信号处理模块包括:第九P型TFT，所述第九P型TFT的栅极接入全局信号，源极接入恒压高电位信号；第十P型TFT，所述第十P型TFT的栅极接入级传信号，源极电性连接于第九P型TFT的漏极，漏极电性连接于节点；第^^一 P型TFT，所述第^^一 P型TFT的栅极接入第二时钟信号，源极电性连接于第九P型TFT的漏极，漏极电性连接于节点；第十二 N型TFT，所述第十二 N型TFT的栅极接入级传信号，漏极电性连接于节点；第十三N型TFT,所述第十三N型TFT的栅极接入第二时钟信号，漏极电性连接于所述第十二 N型TFT的源极，源极接入恒压低电位信号；第十四N型TFT，所述第十四N型TFT的栅极接入全局信号，源极接入恒压低电位信号，漏极电性连接于节点。
[0023]所述输入控制模块还包括一第二反相器，所述第一反相时钟信号由第一时钟信号经该第二反相器反相得到。
[0024]所述输出缓冲模块包括依次串联的三个第一反相器，最靠近信号处理模块的第一反相器的输入端电性连接所述节点，最远离信号处理模块的第一反相器的输出端输出扫描驱动信号。
[0025]所述第一反相器由一第十五P型TFT串联一第十六N型TFT构成，所述第十五P型TFT与第十六N型TFT的栅极相互电性连接构成该第一反相器的输入端，所述第十五P型TFT的源极接入恒压高电位信号，所述第十六N型TFT的源极接入恒压低电位信号，所述第十五P型T