一种基于QSFP28光模块的互连板结构的制作方法

文档序号:14566190发布日期:2018-06-01 19:52阅读:325来源:国知局
一种基于QSFP28光模块的互连板结构的制作方法

本实用新型属于服务器连接板卡技术领域,涉及一种用于主板连接的互连板结构,尤其是一种基于QSFP28光模块的互连板结构。



背景技术:

目前市场上主流的服务器多为2路、4路和8路,而随着网络数据的爆炸性增长,这就要求服务器的数据处理能力越来越高,传统的多路服务器计算能力不能够满足此需求,这就需要集成更多CPU的服务器来应对。

如果重新设计一款多路服务器,其研发成本较高并且研发周期较长,会直接增加企业部署设备的成本和开展新业务的时间。此为现有技术的不足之处。

因此,针对现有技术中的上述缺陷,提供设计一种基于QSFP28光模块的互连板结构;以解决上述技术问题,是非常有必要的。



技术实现要素:

本实用新型的目的在于,针对上述现有技术存在的缺陷,提供设计一种基于QSFP28光模块的互连板结构,以解决上述技术问题。

为实现上述目的,本实用新型给出以下技术方案:

一种基于QSFP28光模块的互连板结构,其特征在于,它包括两个处理器协同芯片,分别为第一处理器协同芯片和第二处理器协同芯片,所述的第一处理器协同芯片和第二处理器协同芯片均连接到电源模块;

所述的第一处理器协同芯片连接有第一CPLD芯片和第一JTAG接口,所述的第二处理器协同芯片连接有第二CPLD芯片和第二JTAG接口;

所述的第一处理器协同芯片和第二处理器协同芯片均包括有两个QPI接口和八个NI接口,所述的QPI接口与服务器主板CPU的QPI接口连接,每个所述的NI接口外接有两个QSFP28光模块。将NI接口的电信号转换为光信号。

作为优选,两互连板结构之间通过光纤连接,光纤的两端分别连接两互连板结构的QSFP28光模块;构成32路服务器。

作为优选,每个NI接口包括8个速率为14GT/s的串行解串器。

作为优选,每个QPI接口包括20个速率为6.4GT/s的lane通道。

作为优选,所述的电源模块转换出P3V3_STBY、P12V、P3V3、AVDD、VDD、VDDH25和VDDH18电压;其中VDD为第一处理器协同芯片和第二处理器协同芯片的内核供电,AVDD为QPI接口和NI接口供电,VDDH25和VDDH18为第一处理器协同芯片和第二处理器协同芯片的外部IO接口供电。

本实用新型的有益效果在于,该互连板结构,将现有4路服务器主板进行互连,从而可以灵活扩展升级为16路或32路服务器。不仅提高了现有主板的通用性和利用率,也节省了研发成本和周期,增强产品的竞争力。此外,本实用新型设计原理可靠,结构简单,具有非常广泛的应用前景。

由此可见,本实用新型与现有技术相比,具有实质性特点和进步,其实施的有益效果也是显而易见的。

附图说明

图1是本实用新型提供的一种基于QSFP28光模块的互连板结构的功能框图。

图2是本实用新型提供的一种基于QSFP28光模块的互连板结构的电源模块的框图。

其中,1-第一处理器协同芯片,2-第二处理器协同芯片,3-电源模块,4-第一CPLD芯片,5-第一JTAG接口,6-第二CPLD芯片,7-第二JTAG接口,8-QPI接口,9-NI接口,10-服务器主板CPU,11-QSFP28光模块。

具体实施方式

下面结合附图并通过具体实施例对本实用新型进行详细阐述,以下实施例是对本实用新型的解释,而本实用新型并不局限于以下实施方式。

如图1和2所示,本实用新型提供的一种基于QSFP28光模块的互连板结构,它包括两个处理器协同芯片,分别为第一处理器协同芯片1和第二处理器协同芯片2,所述的第一处理器协同芯片1和第二处理器协同芯片2均连接到电源模块3;

所述的第一处理器协同芯片1连接有第一CPLD芯片4和第一JTAG接口5,所述的第二处理器协同芯片2连接有第二CPLD芯片6和第二JTAG接口7;

所述的第一处理器协同芯片1和第二处理器协同芯片2均包括有两个QPI接口8和八个NI接口9,所述的QPI接口8与服务器主板CPU10的QPI接口连接,每个所述的NI接口9外接有两个QSFP28光模块11。将NI接口的电信号转换为光信号。

本实施例中,两互连板结构之间通过光纤连接,光纤的两端分别连接两互连板结构的QSFP28光模块11;构成32路服务器。

本实施例中,每个NI接口9包括8个速率为14GT/s的串行解串器。

本实施例中,每个QPI接口8包括20个速率为6.4GT/s的lane通道。

本实施例中,所述的电源模块3转换出P3V3_STBY、P12V、P3V3、AVDD、VDD、VDDH25和VDDH18电压;其中VDD为第一处理器协同芯片和第二处理器协同芯片的内核供电,AVDD为QPI接口和NI接口供电,VDDH25和VDDH18为第一处理器协同芯片和第二处理器协同芯片的外部IO接口供电。

以上公开的仅为本实用新型的优选实施方式,但本实用新型并非局限于此,任何本领域的技术人员能思之的没有创造性的变化,以及在不脱离本实用新型原理前提下所作的若干改进和润饰,都应落在本实用新型的保护范围内。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1