1.一种基于SoC的通用组合导航集成处理器架构，其特征包括SoC骨架，所述的SoC骨架内总线分为低速总线和高速总线，所述的低速总线连接、挂载包括若干GPIO模块，所述的高速总线连接、挂载包括数据处理核心、程序储存器与运行内存、调试接口与外部存储接口、高速通信接口；
所述的GPIO模块用于通过程序编辑实现自定义逻辑功能，或者配置为各类低速通信接口；
所述的数据处理核心包括两个协同工作的精简指令集核心，一个用于惯性导航解算，另一个用于组合导航滤波；
所述的程序储存器与运行内存，为数据处理核心提供储存空间与缓存；
所述的调试接口用于芯片配置、导航解算程序的烧写、程序在线调试；
所述的外部储存接口为EMIF接口，用于外接SRAM或者NOR FLASH为集成处理器提供更多的内存和数据储存空间；
所述的低速总线与高速总线通过总线桥连接，用于连接在高速总线上的数据处理核心能够同时访问高速、低速总线上挂载的接口与存储。
2.如权利要求1所述的一种基于SoC的通用组合导航集成处理器架构，其特征是所述的高速总线上还配备了DMA控制器。
3.如权利要求1或2所述的一种基于SoC的通用组合导航集成处理器架构，其特征是所述的低速总线上还挂载了定时器与看门狗模块，用于在不使用处理核心资源的情况下完成系统的定时与超时中断功能。
4.如权利要求1或2所述的一种基于SoC的通用组合导航集成处理器架构，其特征是所述的程序储存器与运行内存为储存空间大小为512KB的FLASH芯片和128KB的SRAM芯片。
5.如权利要求3所述的一种基于SoC的通用组合导航集成处理器架构，其特征是所述的程序储存器与运行内存为储存空间大小为512KB的FLASH芯片和128KB的SRAM芯片。
6.如权利要求1或2或5所述的一种基于SoC的通用组合导航集成处理器架构，其特征是所述的数据处理核心为RISC-V精简指令集核心，单核主频500MHz，支持64位双精度浮点型运算。
7.如权利要求1或2或5所述的一种基于SoC的通用组合导航集成处理器架构，其特征是所述的高速通信接口为自适应10M/100M/1000M的以太网MAC接口。
8.如权利要求1或2或5所述的一种基于SoC的通用组合导航集成处理器架构，其特征是所述的GPIO模块可配置2个外部中断、4个RS-485/422接口、4个SPI接口、4个I2C接口、2个RS-232接口、8个PWM输入输出IO、6通道低速12位ADC。