1.一种实现异构混合内存的方法,应用于计算机系统中的基板管理控制器BMC,其特征在于,包括:
在所述计算机系统完成上电操作后,引导基本输入输出系统BIOS进行快速通道互联QPI启动;
在所述BIOS完成QPI启动后控制所述计算机系统中的CPU访问该计算机系统中的非易失性存储器NVM的通道连通;
控制所述计算机系统中的动态随机存取存储器DRAM与所述NVM之间的内存信息交互,并引导所述BIOS完成剩余启动流程,控制所述计算机系统完成启动。
2.如权利要求1所述的实现异构混合内存的方法,其特征在于,所述控制所述计算机系统中的CPU访问该计算机系统中的非易失性存储器NVM的通道连通的过程具体为:
分别配置所述计算机系统中的第一现场可编程逻辑门阵列FPGA和挂载NVM的第二FPGA;
控制所述计算机系统中的CPU与第一FPGA之间的访问通道连通,并控制所述第一FPGA与所述第二FPGA之间的访问通道连通,以便于所述CPU依次通过所述第一FPGA和所述第二FPGA访问所述NVM。
3.如权利要求2所述的实现异构混合内存的方法,其特征在于,所述内存信息包括内存容量及内存地址。
4.如权利要求3所述的实现异构混合内存的方法,其特征在于,所述控制所述计算机系统中的动态随机存取存储器DRAM与所述NVM之间的内存信息交互的过程具体为:
从所述CPU中获取该计算机系统中DRAM的内存信息,并将所述DRAM的内存信息发送至所述第二FPGA;
从所述第二FPGA中获取所述第二FPGA根据所述DRAM的内存信息及所述DRAM和所述NVM的拼接顺序相应地确定的NVM的内存信息;
将确定的NVM的内存信息发送至所述BIOS,完成所述DRAM与所述NVM之间的内存信息的交互。
5.如权利要求4所述的实现异构混合内存的方法,其特征在于,所述分别配置所述计算机系统中的第一现场可编程逻辑门阵列FPGA和挂载NVM的第二FPGA的过程具体为:
根据所述计算机系统中的第一FPGA和挂载NVM的第二FPGA两个芯片的芯片说明相应地写入规定数据至两个所述芯片。
6.如权利要求2-5任一项所述的实现异构混合内存的方法,其特征在于,所述引导基本输入输出系统BIOS进行快速通道互联QPI启动的过程具体为:
引导BIOS进行QPI慢速启动;
在接收到所述BIOS在完成QPI慢速启动后生成的重启信号后引导所述BIOS进行QPI快速启动。
7.如权利要求6所述的实现异构混合内存的方法,其特征在于,所述第一FPGA具体为Virtex7 2000T型FPGA,所述第二FPGA具体为Virtex7 690T型FPGA。
8.一种实现异构混合内存的BMC,其特征在于,包括:
引导单元,用于在计算机系统完成上电操作后,引导BIOS进行QPI启动;
启动单元,用于在所述BIOS完成QPI启动后控制所述计算机系统中的CPU访问该计算机系统中的NVM的通道连通,并控制所述计算机系统中的DRAM与所述NVM之间的内存信息交互,且引导所述BIOS完成剩余启动流程,控制所述计算机系统完成启动。
9.一种实现异构混合内存的装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1-7任一项所述实现异构混合内存的方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1-7任一项所述实现异构混合内存的方法的步骤。