本发明涉及化学机械研磨技术领域，更具体地说，涉及一种多层互连线结构的cmp仿真方法和仿真系统。
背景技术：
化学机械研磨(chemicalmechanicalpolishing，cmp)作为实现芯片表面全局平坦化的关键技术和支持可制造性设计流程优化的核心技术，在整个集成电路设计和制造中具有重要作用。由于影响cmp制程的因素非常复杂，因此，需要对芯片设计版图中的金属互连线的cmp制程进行仿真，以得到不同区域的厚度分布，来对后续冗余金属填充进行指导，优化cmp制程的平坦性。更重要的是，还可以用于后续可制造性设计分析、进行全芯片的寄生参数提取和时序分析等，进而可以评判cmp制程对芯片电学性能的影响程度。
目前，芯片中的金属互连线以多层结构居多，但是，现有的cmp仿真方法都是针对单层互连线结构的算法，还没有公开的针对多层互连线结构的仿真方法。若直接将单层互连线结构的仿真方法应用到多层互连线结构中，计算结果并不能够体现多层互连线结构中层与层之间的相互影响，即不能体现叠层效应的影响。并且，对于工艺更为复杂的多层互连线结构而言，单层的工艺差异经过多层的累计扩大后，使得多层互连线结构的表面形貌影响因素变多、工艺控制变难，因此，亟需一种针对多层金属互连线结构的cmp仿真方法，来对可制造性设计方案进行预测。
技术实现要素：
有鉴于此，本发明提供了一种多层互连线结构的cmp仿真方法和仿真系统，以提高多层互连线结构cmp仿真结果的精度。
为实现上述目的，本发明提供如下技术方案：
一种多层互连线结构的cmp仿真方法，包括：
获取芯片的版图数据，所述版图数据包括从下往上依次排布的第1层互连线至第n层互连线的表面形貌数据，n为大于或等于2的整数；
对所述第1层互连线进行cmp仿真，获得所述第1层互连线的cmp仿真结果；
对第i层互连线进行cmp仿真，获得所述第i层互连线的cmp仿真结果，并根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正；其中，i为整数，且i在2至n之间依次取值。
优选地，根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正包括：
根据所述第i层互连线和第i-1层互连线的表面形貌数据判定重叠类型，所述重叠类型包括完全重叠、部分重叠和复杂重叠；
根据所述重叠类型获得对应的修正值，并利用所述修正值对所述第i层互连线的cmp仿真结果进行修正。
优选地，若所述重叠类型为完全重叠，则获得对应的修正值，并利用所述修正值对所述第i层互连线的cmp仿真结果进行修正包括：
从数据库中获得与所述第i层互连线的线宽和密度相同以及与所述第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值；
利用所述完全重叠修正值对所述第i层互连线的cmp仿真结果进行修正；
其中，所述数据库中存储有不同的第i层互连线的线宽和密度以及第i-1层互连线的形貌高度对应的完全重叠修正值。
优选地，若所述重叠类型为部分重叠，则获得对应的修正值，并利用所述修正值对所述第i层互连线的cmp仿真结果进行修正包括：
从数据库中获得与所述第i层互连线的线宽和密度相同以及与所述第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值；
根据部分重叠修正值与完全重叠修正值的函数关系计算出部分重叠修正值；
利用所述部分重叠修正值对所述第i层互连线的cmp仿真结果进行修正。
优选地，若所述重叠类型为复杂重叠，则获得对应的修正值，并利用所述修正值对所述第i层互连线的cmp仿真结果进行修正包括：
从数据库中获得与所述第i层互连线的线宽和密度相同以及与所述第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值；
根据复杂重叠修正值与完全重叠修正值的函数关系计算出复杂重叠修正值；
利用所述复杂重叠修正值对所述第i层互连线的cmp仿真结果进行修正。
优选地，所述完全重叠是指所述第i层互连线的图形与所述第i-1层互连线的图形相同，并且，所述第i层互连线与所述第i-1层互连线在垂直于所述芯片衬底方向上的投影完全重合；
所述部分重叠是指所述第i层互连线的图形与所述第i-1层互连线的图形相同，并且，所述第i层互连线与所述第i-1层互连线在垂直于所述芯片衬底方向上的投影部分重合；
所述复杂重叠是指所述第i层互连线的图形与所述第i-1层互连线的图形不同，并且，所述第i层互连线与所述第i-1层互连线在垂直于所述芯片衬底方向上的投影完全重合或部分重合。
一种多层互连线结构的cmp仿真系统，包括：
数据获取模块，用于获取芯片的版图数据，所述版图数据包括从下往上排布的第1层互连线至第n层互连线的表面形貌数据，n为大于或等于2的整数；
第一仿真模块，用于对所述第1层互连线进行cmp仿真，获得所述第1层互连线的cmp仿真结果；
第二仿真模块，用于对第i层互连线进行cmp仿真，获得所述第i层互连线的cmp仿真结果，并根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正；其中，i为整数，且i在2至n之间依次取值。
优选地，所述第二仿真模块包括仿真单元、判定单元和修正单元；
所述仿真单元用于对第i层互连线进行cmp仿真，获得所述第i层互连线的cmp仿真结果；
所述判定单元用于根据所述第i层互连线和第i-1层互连线的表面形貌数据判定重叠类型，所述重叠类型包括完全重叠、部分重叠和复杂重叠；
所述修正单元用于根据所述重叠类型获得对应的修正值，并利用所述修正值对所述第i层互连线的cmp仿真结果进行修正。
优选地，若所述重叠类型为完全重叠，则所述修正单元用于从数据库中获得与所述第i层互连线的线宽和密度相同以及与所述第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值，并利用所述完全重叠修正值对所述第i层互连线的cmp仿真结果进行修正，其中，所述数据库中存储有不同的第i层互连线的线宽和密度以及第i-1层互连线的形貌高度对应的完全重叠修正值；
若所述重叠类型为部分重叠，则所述修正单元用于从数据库中获得与所述第i层互连线的线宽和密度相同以及与所述第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值，根据部分重叠修正值与完全重叠修正值的函数关系计算出部分重叠修正值，利用所述部分重叠修正值对所述第i层互连线的cmp仿真结果进行修正；
若所述重叠类型为复杂重叠，则所述修正单元用于从数据库中获得与所述第i层互连线的线宽和密度相同以及与所述第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值，根据复杂重叠修正值与完全重叠修正值的函数关系计算出复杂重叠修正值，利用所述复杂重叠修正值对所述第i层互连线的cmp仿真结果进行修正。
优选地，所述完全重叠是指所述第i层互连线的图形与所述第i-1层互连线的图形相同，并且，所述第i层互连线与所述第i-1层互连线在垂直于所述芯片衬底方向上的投影完全重合；
所述部分重叠是指所述第i层互连线的图形与所述第i-1层互连线的图形相同，并且，所述第i层互连线与所述第i-1层互连线在垂直于所述芯片衬底方向上的投影部分重合；
所述复杂重叠是指所述第i层互连线的图形与所述第i-1层互连线的图形不同，并且，所述第i层互连线与所述第i-1层互连线在垂直于所述芯片衬底方向上的投影完全重合或部分重合。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的多层互连线结构的cmp仿真方法和仿真系统，对第1层互连线进行cmp仿真后，对第i层互连线进行cmp仿真，i为整数，且i在2至n之间依次取值，并根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正，即在对第2层互连线至第n层互连线中任一层互连线进行cmp仿真后，都根据该层互连线及其底层的互连线的重叠类型对该层互连线的仿真结果进行修正，不仅可以通过修正消除叠层效应的影响，使得仿真结果精确可信，而且使得仿真过程更加简单快捷。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的多层互连线结构的cmp仿真方法的流程图；
图2(a)～图2(c)为本发明实施例提供的多层互连线结构的重叠类型示意图；
图3为本发明实施例提供的多层互连线结构的cmp仿真系统的结构示意图。
具体实施方式
正如背景技术所述，在衬底上形成第一层金属互连线并经过化学机械研磨后，金属表面的不平整性会保留下来，在此基础上形成第二层金属互连线后，由于下层金属互连线会对上层金属互连线的表面形貌产生影响，因此，会增加上层金属互连线cmp仿真的复杂性。
基于此，本发明提供了一种多层互连线结构的cmp仿真方法，以克服现有技术存在的上述问题，包括：
获取芯片的版图数据，所述版图数据包括从下往上排布的第1层互连线至第n层互连线的表面形貌数据，n为大于或等于2的整数；
对所述第1层互连线进行cmp仿真，获得所述第1层互连线的cmp仿真结果；
对第i层互连线进行cmp仿真，获得所述第i层互连线的cmp仿真结果，并根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正；其中，i为整数，且i在2至n之间依次取值。
本发明还提供了一种多层互连线结构的cmp仿真系统，包括：
数据获取模块，用于获取芯片的版图数据，所述版图数据包括从下往上排布的第1层互连线至第n层互连线的表面形貌数据，n为大于或等于2的整数；
第一仿真模块，用于对所述第1层互连线进行cmp仿真，获得所述第1层互连线的cmp仿真结果；
第二仿真模块，用于对第i层互连线进行cmp仿真，获得所述第i层互连线的cmp仿真结果，并根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正；其中，i为整数，且i在2至n之间依次取值。
本发明提供的多层互连线结构的cmp仿真方法和仿真系统，对第1层互连线进行cmp仿真后，对第i层互连线进行cmp仿真，i为整数，且i在2至n之间依次取值，并根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正，即在对第2层互连线至第n层互连线中任一层互连线进行cmp仿真后，都根据该层互连线及其底层的互连线的重叠类型对该层互连线的仿真结果进行修正，不仅可以通过修正消除叠层效应的影响，使得仿真结果精确可信，而且使得仿真过程简单快捷。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种多层互连线结构的cmp仿真方法，应用于具有多层互连线结构的芯片的cmp仿真，该方法包括：
s101：获取芯片的版图数据，所述版图数据包括从下往上排布的第1层互连线至第n层互连线的表面形貌数据，n为大于或等于2的整数；
s102：对所述第1层互连线进行cmp仿真，获得所述第1层互连线的cmp仿真结果；
s103：对第i层互连线进行cmp仿真，获得所述第i层互连线的cmp仿真结果，并根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正；其中，i为整数，且i在2至n之间依次取值。
利用本实施例提供的cmp仿真方法进行cmp仿真时，先获取待进行cmp仿真的芯片的版图数据，并录入相关参数，其中，该芯片包括多层互连线，即包括从下往上依次排布在芯片衬底上的第1层互连线至第n层互连线，并且，获取的该芯片的版图数据包括第1层互连线至第n层互连线的表面形貌数据，n为大于或等于2的整数。其中，表面形貌数据包括互连线的图形数据和形貌高度等，图形数据又包括互连线的线宽和密度等。
对多层互连线结构进行cmp仿真，首先利用已有的针对单层互连线结构的cmp仿真模型，如mit的pdsh模型(pattern-density-step-height，图案密度台阶高度)等，对位于最底层的第1层互连线进行cmp仿真，获得第1层互连线的cmp仿真结果，并对仿真结果进行存储。
然后，对第i层互连线进行cmp仿真，获得第i层互连线的cmp仿真结果，并根据第i层互连线和第i-1层互连线的重叠类型对第i层互连线的cmp仿真结果进行修正，以消除叠层效应对仿真结果的影响；其中，i为整数，且i在2至n之间依次取值。需要说明的是，可以采用同一单层互连线结构cmp仿真模型对第i层互连线进行cmp仿真，只需在仿真之前适当修改工艺参数即可。
也就是说，获得第1层互连线的cmp仿真结果后，对第2层互连线进行cmp仿真，获得第2层互连线的cmp仿真结果，并根据第2层互连线和第1层互连线的重叠类型对第2层互连线的cmp仿真结果进行修正。之后，对第3层互连线进行cmp仿真，并根据第3层互连线和第2层互连线的重叠类型对第1层互连线的cmp仿真结果进行修正，以此类推，直到对第n层互连线进行cmp仿真和修正后为止。
由于下层的互连线表面高度不同，会对上层的互连线的表面形貌造成不同程度的影响，因此，本实施例中根据上下层互连线图形区域的位置关系，将重叠类型分为三种：完全重叠、部分重叠和复杂重叠。
其中，如图2(a)所示，完全重叠是指第i层互连线的图形与第i-1层互连线的图形相同，并且，第i层互连线与第i-1层互连线在垂直于芯片衬底方向上的投影完全重合。
如图2(b)所示，部分重叠是指第i层互连线的图形与第i-1层互连线的图形相同，并且，第i层互连线与第i-1层互连线在垂直于芯片衬底方向上的投影部分重合。
如图2(c)所示，复杂重叠是指第i层互连线的图形与第i-1层互连线的图形不同，并且，第i层互连线与第i-1层互连线在垂直于芯片衬底方向上的投影完全重合或部分重合。
需要说明的是，图2(a)～图2(c)中仅以i＝2为例进行说明，也就是说，底层互连线为芯片衬底上的第1层互连线，上层互连线为第2层互连线，但本发明并不仅限于此。
基于此，本实施例中，根据第i层互连线和第i-1层互连线的重叠类型对第i层互连线的cmp仿真结果进行修正包括：
根据第i层互连线和第i-1层互连线的表面形貌数据判定重叠类型，重叠类型包括完全重叠、部分重叠和复杂重叠；
根据重叠类型获得对应的修正值，并利用修正值对第i层互连线的cmp仿真结果进行修正。
具体地，本实施例中根据第i层互连线和第i-1层互连线的表面形貌数据即图形数据判定二者的重叠类型，若重叠类型为完全重叠，从数据库中获得与第i层互连线的线宽和密度相同以及与第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值h，利用该完全重叠修正值h对第i层互连线的cmp仿真结果进行修正，其中，数据库中存储有不同的第i层互连线的线宽和密度以及第i-1层互连线的形貌高度对应的完全重叠修正值h。
若重叠类型为部分重叠，则从数据库中获得与第i层互连线的线宽和密度相同以及与第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值h，根据部分重叠修正值h’与完全重叠修正值h的函数关系计算出部分重叠修正值h’，利用部分重叠修正值h’对第i层互连线的cmp仿真结果进行修正。
若重叠类型为复杂重叠，则从数据库中获得与第i层互连线的线宽和密度相同以及与第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值h，根据复杂重叠修正值h”与完全重叠修正值h的函数关系计算出复杂重叠修正值h”，利用复杂重叠修正值h”对第i层互连线的cmp仿真结果进行修正。
需要说明的是，对于完全重叠而言，在工艺温度的前提下，叠层效应的影响主要来自于上层互连线的线宽和密度以及下层互连线的形貌高度，也就是说，修正值可以视为线宽、密度和形貌高度这三个变量的函数。基于此，本发明基于大量的实验数据建立了一个数据库，该数据库存储有不同上层线宽、密度和下层形貌高度对应的完全重叠修正值h。当然，在其他实施例中，对应没有实验数据值的三个变量而言，也可以通过插值等方法计算得到完全重叠修正值h。
进一步地，本实施例中先通过大量实验数据获得了不同上层线宽、密度和下层形貌高度对应的部分重叠修正值h’，然后与同样线宽、密度以及形貌高度下的完全重叠修正值h进行数据分析，获得部分重叠修正值h’与完全重叠修正值h之间的数据关系，h’＝g1(h)，从而可以利用该函数关系以及数据库中的完全重叠修正值h计算出部分重叠修正值h’。
同样，本实施例中先通过大量实验数据获得了不同上层线宽、密度和下层形貌高度对应的复杂重叠修正值h”，然后与同样线宽、密度以及形貌高度下的完全重叠修正值h进行数据分析，获得复杂重叠修正值h”与完全重叠修正值h之间的数据关系，h”＝g2(h)，从而可以利用该函数关系以及数据库中的完全重叠修正值h计算出复杂重叠修正值h”。
需要说明的是，对进行实验的互连线测试图形要求如下：一、主要包含一系列不同线宽和密度的组合图形，并且要求其下层无金属互连线图形存在；二、完全重叠叠层测试图形根据工艺节点典型线宽分为几组，每一组都包含了一系列上层不同密度、底层不同高度的组合重叠图形。之后即可对二中情形进行部分重叠情形下的数据收集，对二中情形安排复杂重叠情形下的数据收集。
本发明实施例提供的多层互连线结构的cmp仿真方法，对第1层互连线进行cmp仿真后，对第i层互连线进行cmp仿真，i为整数，且i在2至n之间依次取值，并根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正，即在对第2层互连线至第n层互连线中任一层互连线进行cmp仿真后，都根据该层互连线及其底层的互连线的重叠类型对该层互连线的仿真结果进行修正，不仅可以通过修正消除叠层效应的影响，使得仿真结果精确可信，而且使得仿真过程简单快捷。
本发明实施例还提供了一种多层互连线结构的cmp仿真系统，应用于上述任一实施例提供的多层互连线结构的cmp仿真方法，如图3所示，包括数据获取模块30、第一仿真模块31和第二仿真模块32。
其中，数据获取模块30，用于获取芯片的版图数据，所述版图数据包括从下往上排布的第1层互连线至第n层互连线的表面形貌数据，n为大于或等于2的整数；
第一仿真模块31，用于对所述第1层互连线进行cmp仿真，获得所述第1层互连线的cmp仿真结果；
第二仿真模块32，用于对第i层互连线进行cmp仿真，获得所述第i层互连线的cmp仿真结果，并根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正；其中，i为整数，且i在2至n之间依次取值。
进一步地，本实施例中的所述第二仿真模块32包括仿真单元、判定单元和修正单元；
所述仿真单元用于对第i层互连线进行cmp仿真，获得所述第i层互连线的cmp仿真结果；
所述判定单元用于根据所述第i层互连线和第i-1层互连线的表面形貌数据判定重叠类型，所述重叠类型包括完全重叠、部分重叠和复杂重叠；
所述修正单元用于根据所述重叠类型获得对应的修正值，并利用所述修正值对所述第i层互连线的cmp仿真结果进行修正。
其中，所述完全重叠是指所述第i层互连线的图形与所述第i-1层互连线的图形相同，并且，所述第i层互连线与所述第i-1层互连线在垂直于所述芯片衬底方向上的投影完全重合；
所述部分重叠是指所述第i层互连线的图形与所述第i-1层互连线的图形相同，并且，所述第i层互连线与所述第i-1层互连线在垂直于所述芯片衬底方向上的投影部分重合；
所述复杂重叠是指所述第i层互连线的图形与所述第i-1层互连线的图形不同，并且，所述第i层互连线与所述第i-1层互连线在垂直于所述芯片衬底方向上的投影完全重合或部分重合。
本实施例中，若所述重叠类型为完全重叠，则所述修正单元用于从数据库中获得与所述第i层互连线的线宽和密度相同以及与所述第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值，并利用所述完全重叠修正值对所述第i层互连线的cmp仿真结果进行修正，其中，所述数据库中存储有不同的第i层互连线的线宽和密度以及第i-1层互连线的形貌高度对应的完全重叠修正值；
若所述重叠类型为部分重叠，则所述修正单元用于从数据库中获得与所述第i层互连线的线宽和密度相同以及与所述第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值，根据部分重叠修正值与完全重叠修正值的函数关系计算出部分重叠修正值，利用所述部分重叠修正值对所述第i层互连线的cmp仿真结果进行修正；
若所述重叠类型为复杂重叠，则所述修正单元用于从数据库中获得与所述第i层互连线的线宽和密度相同以及与所述第i-1层互连线的形貌高度相同的表面形貌对应的完全重叠修正值，根据复杂重叠修正值与完全重叠修正值的函数关系计算出复杂重叠修正值，利用所述复杂重叠修正值对所述第i层互连线的cmp仿真结果进行修正。
本发明实施例提供的多层互连线结构的cmp仿真系统，对第1层互连线进行cmp仿真后，对第i层互连线进行cmp仿真，i为整数，且i在2至n之间依次取值，并根据所述第i层互连线和第i-1层互连线的重叠类型对所述第i层互连线的cmp仿真结果进行修正，即在对第2层互连线至第n层互连线中任一层互连线进行cmp仿真后，都根据该层互连线及其底层的互连线的重叠类型对该层互连线的仿真结果进行修正，不仅可以通过修正消除叠层效应的影响，使得仿真结果精确可信，而且使得仿真过程简单快捷。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。