加速器结构的制作方法

技术特征：

技术总结
一种结构控制器，用于提供相干加速器结构，包括：主机互连，通信地耦合到主机设备；存储器互连，通信地耦合到加速器存储器；加速器互连，通信地耦合到具有最后一级高速缓存(LLC)的加速器；以及LLC控制器，配置为对存储器访问操作提供偏置检查。

技术研发人员：R·古普塔;A·V·阿南塔拉曼;S·R·范多伦;A·贾甘纳坦
受保护的技术使用者：英特尔公司
技术研发日：2018.08.28
技术公布日：2019.04.05