一种PCI数据总线的实时数据传输方法与流程

本发明涉及一种pci数据总线的实时数据传输方法。

背景技术：

在国外，上世纪八十年代就出现了关于数字化解调系统方面的论述和报告，90年代后渐渐出现了基于片上系统(systemonchip，soc)和软件无线电技术的数字解调设计思想，同时一些公司相继推出了数字化解调产品。美国的pentek公司2007年成功推出了功能强大的model7142-428软件无线电处理机，该处理机不但包括14位125mhz的4个ad和1个da转换通道，而且设计有多频带的数字下变频核，可实现抽取范围为2-65536，此外还拥有插值范围为2-32768的插值滤波器；pentek公司推出的一系列软件无电线处理机产品为无线通信等系统提供了优越的解决方案。而在信号发生器研究和发展中，国外的产品技术成熟，产品种类齐全，目前国际上居领先地位的是美国的泰克(tektronix)和安捷伦(agilent)，其产品在技术和市场占有率上享誉全球。泰克公司的任意波形/函数发生器从afg3000、afg5000到afg7000，可产生高达24gs/s的釆样率，成为当前市场上唯一能够生成最高达9.6ghz任意宽频带调制信号的单个设备信号发生解决方案，低端的afg3021b带宽为25mhz，最大采样率250ms/s，128k内存深度，单通道输出；安捷伦公司低端的33521a系列函数/任意波形发生器，具有250msa/s，16位分辨率，带宽30mhz。这些基于软件无线电设计理论的数字化中频解调系统和信号发生器为雷达、通信、测控等系统提供了优越的数字调制解调方案，同时也表明国外的软件无线电的应用技术达到了较高的水平。

在国内，一些研究所和高校从上世纪90年代开始软件无线电领域的研究。在中频解调方面，北京理工大学完成一台最高工作频率为25mhz的多信道雷达中频数字接收机系统，它采用的是intersil公司专用ddc芯片hsp50216；电子科技大学电子工程学院采用adi公司的ad6644和xilinx公司的fpga器件设计完成了一套雷达数字接收机系统，该系统设计中滤波器实现采用了分布式算法，其处理的最大带宽为5mhz，最高工作频率为70mhz，只能解调一种模式的数字信号。在信号发生器领域，国内从上世纪末开始开发任意波形发生器，价格比国外便宜，但性能指标与国际品牌相距甚远，江苏的江南电子仪器有限公司生产的em32201型全数字合成任意波形发生器，带宽20mhz，采样速率100msa/s，存储长度32k，双通道输出；北京普源精电科技有限公司的最高端产品dg5000系列函数/任意波形发生器，最大输入带宽350mhz，1gs/s采样率，14位分辨率，双通道输出。可见目前国内已经重视软件无线电技术的发展，不过同国外的应用技术相比仍有一定的距离。

综上所述，国外基于软件无线电的中频解调系统、信号发生器在理论研究上比较全面，设计思想相对来说也比较先进，尤其在参数适应范围上更加灵活多变，能够满足绝大多数测试系统的应用环境。但动辄数十万上百万的高昂成本，是测试设备难以承受的，只能作为实验设备使用。现在国内有一些高校和公司也开始这一方面的板卡和设备的开发，但此类设备的功能较为单一，只能在固定调制解调模式、码元速率和载波频率下工作。在测试设备的开发中，对于测试设备的不同参数需求，并没有通用性强性价比高的调制解调测试平台，和高效率的解决方案进行项目的设计开发，只能选择价格高昂的国外通用型产品或性能单一的国内调制解调板卡，在这过程中，采购周期变长，产品成本急剧上升，严重影响产品的开发和交付。同时，在这样的调制解调测试设备开发模式下，不同的测试参数需求使得测试设备的开发参数不同，使得每次测试设备的开发都相互独立，无法形成规模效益，也很难掌握核心技术。怎样实现调制解调板卡与主机上的计算机软件实时数据的传输，也是亟待解决的问题。

技术实现要素：

本发明的目的是克服现有技术的缺陷，提供一种pci(peripheralcomponentinterconnect，外设部件互连标准)数据总线的实时数据传输方法，fpga(field－programmablegatearray，即现场可编程门阵列)芯片和pci接口芯片间通过双口sdram(synchronousdynamicrandomaccessmemory，同步动态随机存储器)芯片作为桥梁，从而实现fpga芯片与pci总线间的实时数据传输。

实现上述目的的技术方案是：一种pci数据总线的实时数据传输方法，所述pci数据总线包括pci接口芯片和与其相连的双口sdram芯片，所述双口sdram芯片与所述fpga芯片相连，所述fpga芯片通过所述pci数据总线与主机实现数据传输，所述实时数据传输方法包括以下步骤：

s1，所述fpga芯片将解调后的数据，通过本地总线地址和数据线，从双口sdram芯片的地址0000～地址3fff顺次循环写入解调码元数据；

s2，所述fpga芯片的状态机以本地总线地址的数值作为依据，将所述双口sdram芯片分为两个存储空间，该两个存储空间分别为第一空间和第二空间，所述第一空间的为地址为0000～1fff，所述第二空间的地址为2000～3fff；

s3，在所述fpga芯片的状态机中，监测本地总线地址的数值，当本地总线地址的数值累加到1fff，即表示所述第一空间已写满，所述fpga芯片的状态机输出中断申请，触发中断信号输出给所述pci接口芯片，并将所述第一空间的标志位输出给所述pci接口芯片；

s4，所述pci接口芯片将中断信号发送给所述主机，所述主机的计算机软件中的状态机接收到中断请求时，先发出控制指令，驱动pci接口芯片的管脚usero为低电平，从而清除所述fpga芯片的中断申请，然后所述主机进入数据接收状态，根据空间位置标志的状态，读取所述第一空间的数据；

s5，主机完成所述第一空间中的数据读取后，主机的计算机软件进入保持状态，等待fpga芯片的本地总线地址累加到3fff时，触发读取第二空间中数据的进程，其过程与主机读取第一空间中数据相类似。

上述的一种pci数据总线的实时数据传输方法，其中，所述fpga芯片和pci接口芯片间通过双口sdram芯片作为桥梁，从而实现fpga芯片与pci总线间的实时数据传输。

本发明的pci数据总线的实时数据传输方法，fpga芯片和pci接口芯片间通过双口sdram芯片作为桥梁，从而实现fpga芯片与pci总线间的实时数据传输。

附图说明

图1为fpga芯片和pci接口芯片的连接示意图；

图2为本发明的pci数据总线的实时数据传输方法的逻辑图；

图3为主机实时数据接收的状态机图。

具体实施方式

为了使本技术领域的技术人员能更好地理解本发明的技术方案，下面结合附图对其具体实施方式进行详细地说明：

请参阅图1，pci数据总线包括pci接口芯片1和与其相连的双口sdram芯片2，双口sdram芯片2与fpga芯片3相连，fpga芯片3通过pci数据总线与主机4实现数据传输。fpga芯片3内部构造有解调算法。fpga芯片3和pci接口芯片1间通过双口sdram芯片2作为桥梁，从而实现fpga芯片3与pci总线间的实时数据传输。

请参阅图2和图3，本发明的实施例，一种pci数据总线的实时数据传输方法，包括以下步骤：

s1，fpga芯片3将解调后的数据，通过本地总线地址addr和数据线data，从双口sdram芯片2的地址0000～地址3fff顺次循环写入解调码元数据；

s2，fpga芯片3的状态机以本地总线地址addr的数值作为依据，将双口sdram芯片2分为两个存储空间，该两个存储空间分别为第一空间21和第二空间22，第一空间21的为地址为0000～1fff，第二空间22的地址为2000～3fff；

s3，在fpga芯片3的状态机中，监测本地总线地址addr的数值，当本地总线地址addr的数值累加到1fff，即表示第一空间21已写满，fpga芯片3的状态机输出中断申请irqdata＝0，触发中断信号lint＝0输出给pci接口芯片1，并将第一空间21的标志位useri＝1输出给pci接口芯片1；

s4，pci接口芯片1将中断信号发送给主机4，主机4的计算机软件中的状态机接收到中断请求时，先发出控制指令，驱动pci接口芯片的管脚usero为低电平，从而清除fpga芯片的中断申请lint＝1，然后主机进入数据接收状态，根据空间位置标志useri的状态，读取第一空间21的数据；

s5，主机完4成第一空间21中的数据读取后，主机4的计算机软件进入保持状态，等待fpga芯片3的本地总线地址累加到3fff时，触发读取第二空间22中数据的进程，其过程与主机读取第一空间中数据相类似，重复步骤s3和s4，区别在于，当本地总线地址addr的数值累加到3fff，即表示第一空间22已写满，fpga芯片3的状态机输出中断申请irqdata＝0，触发中断信号lint＝0输出给pci接口芯片1，并将第二空间22的标志位useri＝1输出给pci接口芯片1。

软件无线电系统要求采用具有开放性和标准化的总线标准充分体现了软件无线电的开放性和模块化的特点。只有采用先进标准的总线结构，软件无线电才能体现出其适用性广，升级方便等特性。采用fpga作为处理器构建的软件无线电平台对总线的多处理器协调能力的要求不是很高，且pci总线在数据的吞吐能力方面有较高的优越性，pci的硬件接口设计与软件驱动程序的设计也相当的成熟，因此本发明选用pci总线作为系统传输数据的总线标准。

pci总线是1992年由intel，compaq和ibm等一百多家公司联合推出的局部标准总线，它是一种具有32位或64位数据宽度、地址和数据线复用的总线，pci总线独立于处理器，可以方便地在符合pci规范的微机和工作站系统中进行硬件移植，目前已成为嵌入式系统主要的局部总线之一。

pci接口芯片43采用pci9054。pci9054是美国plx公司继pci9052之后推出的又一低成本、低功耗pci总线接口芯片，它采用了先进的plx数据管道结构技术，可以使局部总线快速转换到pci总线上，pci9054的主要特性如下：

(1)符合pciv2.1、v2.2规范，包含pci电源管理特性。是一种32位33mhz的总线主控接口控制器。

(2)支持vpd(vitalproductdata)的pci扩展。

(3)支持pci双地址周期，地址空间高达4gb。

(4)具备i2o准备报文单元，完全兼容i2ov1.5规范。

(5)提供了两个独立可编程dma控制器，各通道均支持块与分散/集聚的dma方式。

(6)在pci启动模式，pci9054可插入类型1和类型2的配置周期。

(7)在pci和localbus的数据传送速率高达132mb/s。

(8)支持本地总线(localbus)直接接口motorolampc850、mpc860系列，inteli960系列，ibmppc401系列及其它类似总线协议设备。

(9)本地总线速率高达50mhz；支持复用/非复用的32位地址/数据；本地总线可为三种模式：m模式、c模式和j模式。可利用模式选择引脚加以选择。

(10)具有可选的串行eeprom接口，具有8个32位mailbox寄存器和2个32位doorbell寄存器。

(11)本地总线时钟由外部提供，该时钟可与pci时钟异步。pci9054内部主要结构包括内部寄存器组、pci总线状态机、pci总线接口、本地总线状态机、本地总线接口、逻辑控制器、fifo以及串行eeprom。

pci9054有三种数据传输方式：master方式，target方式和dma方式。可以通过选择内部寄存器来选择传输模式：

(1)master方式为本地cpu作为主控设备访问pci存储。pci9054支持本地处理器来访问pci总线，master方式必须有pci总线命令寄存器来使能。master方式的主要操作包括：pci主设备存储器、地址译码、pci双地址空间访问。

(2)target方式为pci总线上的主设备访问本地总线。pci9054支持通过16位读fifo和32位写fifo从pci总线到本地总线执行突发存储器映射传输访问和单个传输访问。

(3)dma方式下数据传输速度快，适用于大块数据的读写。

fpga芯片3与主机4的pci总线通信的功能完全由pci9054来实现。pci9054作为pci接口芯片1，接收来自计算机的信号，在内部寄存器的控制下，产生本地总线信号供fpga芯片3处理。fpga芯片3根据接收的本地总线信号，产生收发数据的控制时序。

本发明的pci数据总线的实时数据传输方法中，结合数据传输的实时性要求，采用dma工作模式进行数据的传输。

综上所述，本发明的pci数据总线的实时数据传输方法，能保证在fpga芯片读取数据的空间与计算机软件写入数据的空间严格分开，保证了数据实时不间断的传输，fpga芯片和pci接口芯片间通过双口sdram芯片作为桥梁，从而实现fpga芯片与pci总线间的实时数据传输。

本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明的权利要求书范围内。