应用于加速板卡的数据调度方法、装置及加速板卡和介质与流程

文档序号:23418278发布日期:2020-12-25 11:39阅读:来源:国知局

技术特征:

1.一种应用于加速板卡的数据调度方法,其特征在于,所述加速板卡与主机通过pcie总线进行数据传输,所述方法包括:

对输入缓冲器的可用容量进行监测,若所述可用容量达到第一阈值,则利用pciedma对主机ddr内的目标数据进行分割;

将分割后的子数据块拷贝至所述输入缓冲器,所述输入缓冲器通过同步时钟接口连接数据处理单元,以便所述数据处理单元依次读取所述输入缓冲器的数据并进行处理;

当所述数据处理单元得到处理结果后,将所述处理结果填充至输出缓冲器中,所述数据处理单元与所述输出缓冲器通过同步时钟接口进行连接;

对所述输出缓冲器的已用容量进行监测,若所述已用容量达到第二阈值,则通过pciedma将所述处理结果回填至所述主机ddr内的指定区域。

2.根据权利要求1所述的数据调度方法,其特征在于,所述对输入缓冲器的可用容量进行监测,包括:

通过第一填充计数器确定所述输入缓冲器内的现存数据大小;其中,所述第一填充计数器的数值根据一次写入所述输入缓冲器的数据量和每个时钟周期所述数据处理单元的读取数据量进行确定;

结合所述输入缓冲器的总容量、处于pcie总线传输链路的待写入数据大小和所述现存数据大小,确定所述输入缓冲器的可用容量。

3.根据权利要求1所述的数据调度方法,其特征在于,所述对所述输出缓冲器的已用容量进行监测,包括:

通过第二填充计数器确定所述输出缓冲器的已用容量;其中,所述第二填充计数器的数值根据一次从所述输出缓冲器迁出的数据量和每个时钟周期所述数据处理单元的填充数据量进行确定。

4.根据权利要求1至3任一项所述的数据调度方法,其特征在于,所述第一阈值和所述第二阈值均为预设调度颗粒度。

5.根据权利要求4所述的数据调度方法,其特征在于,所述若所述可用容量达到第一阈值,则利用pciedma对主机ddr内的目标数据进行分割,包括:

若监测到所述可用容量大于或等于所述预设调度颗粒度的大小时,则触发数据写入操作,以根据所述预设调度颗粒度、数据传输物理地址对pciedma进行配置,以利用pciedma对主机ddr内的目标数据进行分割。

6.根据权利要求4所述的数据调度方法,其特征在于,还包括:

在每次将所述处理结果回填至所述主机ddr内的指定区域之后,根据当次数据调度过程中所述输入缓冲器和/或所述输出缓冲器的实时填充深度,对所述预设调度颗粒度进行修正,得到更新后调度颗粒度;

在对输入缓冲器的可用容量进行监测之前,查询所述更新后调度颗粒度,以根据所述更新后调度颗粒度进行下次数据调度。

7.一种应用于加速板卡的数据调度装置,其特征在于,包括:

容量监测单元,用于对输入缓冲器的可用容量进行监测,若所述可用容量达到第一阈值,则利用pciedma对主机ddr内的目标数据进行分割;

数据拷贝单元,用于将分割后的子数据块拷贝至所述输入缓冲器,所述输入缓冲器通过同步时钟接口连接数据处理单元,以便所述数据处理单元依次读取所述输入缓冲器的数据并进行处理;

数据填充单元,用于当所述数据处理单元得到处理结果后,将所述处理结果填充至输出缓冲器中,所述数据处理单元与所述输出缓冲器通过同步时钟接口进行连接;

数据回填单元,用于对所述输出缓冲器的已用容量进行监测,若所述已用容量达到第二阈值,则通过pciedma将所述处理结果回填至所述主机ddr内的指定区域。

8.根据权利要求7所述的数据调度装置,其特征在于,所述容量监测单元,包括:

现存数据确定子单元,用于通过第一填充计数器确定所述输入缓冲器内的现存数据大小;其中,所述第一填充计数器的数值根据一次写入所述输入缓冲器的数据量和每个时钟周期所述数据处理单元的读取数据量进行确定;

可用容量确定子单元,用于确定结合所述输入缓冲器的总容量、处于pcie总线传输链路的待写入数据大小和所述现存数据大小,确定所述输入缓冲器的可用容量。

9.一种加速板卡,其特征在于,包括:

存储器,用于存储计算机程序;

处理器,用于执行所述计算机程序时实现如权利要求1至6任一项所述应用于加速板卡的数据调度方法的步骤。

10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述应用于加速板卡的数据调度方法的步骤。


技术总结
本申请公开了一种应用于加速板卡的数据调度方法、装置及加速板卡和介质,加速板卡与主机通过PCIe总线进行数据传输,该方法包括:若输入缓冲器的可用容量达到第一阈值,则利用PCIe DMA对主机DDR内的目标数据进行分割;将分割后的子数据块拷贝至通过同步时钟接口连接数据处理单元的输入缓冲器,以便数据处理单元依次读取输入缓冲器的数据并进行处理;当数据处理单元得到处理结果后,将处理结果填充至通过同步时钟接口连接数据处理单元的输出缓冲器中;若输出缓冲器的已用容量达到第二阈值,则通过PCIe DMA将处理结果回填至主机DDR内的指定区域。本申请降低了系统复杂度和硬件成本,打破了本地DDR的带宽需求瓶颈。

技术研发人员:王江;孙华锦;李树青
受保护的技术使用者:山东云海国创云计算装备产业创新中心有限公司
技术研发日:2020.09.23
技术公布日:2020.12.25
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1