一种cpu互联扩展系统的网络接口互联设计与控制系统的制作方法
【技术领域】
[0001]本发明涉及通信技术和CPU CACHE互联处理技术领域，特别涉及一种CPU互联扩展系统的网络接口互联设计与控制系统。
【背景技术】
[0002]服务器作为网络的节点，存储、处理网络上80%的数据、信息，因此也被称为网络的灵魂。做一个形象的比喻:服务器就像是邮局的交换机，而微机、笔记本、PDA、手机等固定或移动的网络终端，就如散落在家庭、各种办公场所、公共场所等处的电话机。日常的生活、工作中的电话交流、沟通，必须经过交换机，才能到达目标电话。同理，网络终端设备如家庭、企业中的微机上网，获取资讯，与外界沟通、娱乐等，也必须经过服务器，因此也可以说是服务器在“组织”和“领导”这些设备。它是网络上一种为客户端计算机提供各种服务的高性能的计算机，它在网络操作系统的控制下，将与其相连的硬盘、磁带、打印机、Modem及各种专用通讯设备提供给网络上的客户站点共享，也能为网络用户提供集中计算、信息发表及数据管理等服务。它的高性能主要体现在高速度的运算能力、长时间的可靠运行、强大的外部数据吞吐能力等方面。
[0003]随着CPU的主频越来越高，CPU对外接口 QP1、KTI等，其速度都达到6.4G到1G或者更高。但是其单个CPU输出的告诉对外接口数量很少，不适合大规模CPU集成组合成一个大的CPU集群工作，传统并行接口技术成为进一步提高数据传输速率的瓶颈。正在取代传统并行总线而成为高速接口技术的主流。
【发明内容】
[0004]本发明为了弥补现有技术的缺陷，提供了一种简约、高效的CPU互联扩展系统的网络接口互联设计与控制系统。
[0005]本发明是通过如下技术方案实现的:
一种CPU互联扩展系统的网络接口互联设计与控制系统，其特征在于:按照网络层次划分，将CPU互联扩展系统通过各自板上带有网络接口从上到下分为4个层次，分别为应用层、协议层、链路层和物理层；所述应用层，对CACHE —致性处理模块、CACHE非一致性处理模块收发报文进行分类处理后交由协议层处理；所述协议层包含了 N个路由表模块、发送请求仲裁器模块，将应用层收发的报文填充或剔除路由场信息；所述链路层，根据内部报文有M个不同的消息类型设置M个不同的虚信道，同时完成M个虚信道到T路高速serdes的映射；所述物理层，用于实现serdes的初始化及基础编码操作。M、N、T均为自然数。
[0006]所述应用层具体包括CACHE —致性报文提交模块、CACHE非一致性报文提交模块、应用层信用处理模块、错误检查模块、CACHE 一致性报文发送模块、CACHE非一致性报文发送模块和消息报文封装模块；
所述CACHE —致性报文提交模块:将经过应用层信用处理模块、错误检查模块处理后的来自所述协议层的CACHE —致性报文存储到一个深度为128、宽度为256的FIFO内，根据CACHE 一致性处理模块处理的需求提交与处理；
所述CACHE非一致性报文提交模块:将经过应用层信用处理模块、错误检查模块处理后的来自所述协议层的CACHE非一致性报文存储到一个深度为128、宽度为128的FIFO内，根据CACHE —致性处理模块处理的需求提交与处理；
所述应用层信用处理模块:从协议层接收到的网络报文根据其报文头中信息来区分是CACHE 一致性报文、CACHE非一致性报文或者容错指令报文，并将其分别提交给所述CACHE一致性报文提交模块、所述CACHE非一致性报文提交模块和所述错误检查模块；
所述CACHE —致性报文发送模块:接收CACHE —致性处理模块输出的CACHE —致性报文，并将CACHE —致性报文存储到一个深度为128、宽度为256的FIFO内，根据所述报文封装模块的需求提交与其处理；
所述CACHE非一致性报文发送模块:接收CACHE —致性处理模块输出的CACHE非一致性报文，并将CACHE非一致性报文存储到一个深度为128、宽度为128的FIFO内，根据所述报文封装模块的需求提交与其处理；
所述消息报文封装模块，根据报文类型的不同封装到不同的报文头信息。
[0007]所述报文类型包括6六大类，其中HOME报文包括请求报文和监听应答报文、SNP报文代表监听报文、NDR报文代表请求、应答、读写等操作完成报文、DRS报文代表携带数据报文、NCB代表不带数据的写报文、NCS不带数据的读报文；
所述消息报文类型的报文头封装信息分别为128位的寄存器，其低6位，即:6’b000001代表 HOME 报文，6’ bOOOOlO 代表 SNP 报文，6’ bOOOlOO 代表 NDR 报文，6’ bOOlOOO 代表 DRS报文，6’ bOlOOOO代表NCB报文，6’ b 100000代表NCS报文，此消息报文头信息和所述权利要求2所述的网络报文头信息合并在一起组成整的报文头信息。
[0008]所述应用层信用处理模块从协议层接收到的网络报文头信息为128位宽度的寄存器，其低3位，分别是3’b001代表CACHE —致性报文、3’b010代表CACHE非一致性报文、3’ b 100代表容错指令报文；
所述错误检查模块:若接收到所述应用层信用处理模块提交的信号，所述错误检查模块直接提交错误信息，并修改128位的网络报文头信息的4到6位为3’ bill，同时添加报文封装格式传递给协议层处理。
[0009]所述协议层具体包括路由表访问控制逻辑模块和发送请求仲裁器模块；
所述路由表访问控制逻辑模块:将路由查找结果放入消息报文头的8到64位区域，需要在组织消息报文的时搭载返回给远端链路，同时对发送到自身的报文进行错误处理、必要时丢包、处理链路等待超时等；
所述发送请求仲裁器模块由一组状态机组成，根据路由表访问控制逻辑模块得到的路由信息和消息报文类型及错误检查模块传递的错误信息来调度仲裁报文流向T路高速serdes的映射其中之一。
[0010]所述T路高速serdes的映射各自拥有一个链路层，所述链路层具体包括虚拟信道划分及消息存储模块，虚拟信道发送请求仲裁器。
[0011]所述虚拟信道划分及消息存储模块:根据T路高速serdes的映射建立T个虚信道，同时将报文头信息，CACHE 一致性报文信息和CACHE非一致性报文信息根据T路高速serdes的映射打包到各自的虚信道站内，并将使能信号发送到虚拟信道发送请求仲裁器； 所述虚拟信道发送请求仲裁器:根据虚拟信道划分及消息存储模块提供的使能信号，对T路高速serdes的映射循环转发。
[0012]所述物理层是一个具有高带宽、低延迟、高可靠和高灵活特点的物理编码子层，用于将链路层的数据，经过最多T路高速serdes传播到接收端，并进行数据的对齐和重组，链路层具体包括derdes复位处理模块、serdes极性、同步对齐和重组处理模块，crc处理模块加解扰处理模块；
所serdes复位处理模块:产生全局复位，用以控制整个网络接口复位。另外根据所述serdes极性、同步对齐和重组处理模块产生的失步信号产生serdes自复位信号，控制serdes重新启动；
所述serdes极性、同步对齐和重组处理模块:对serdes正负极性判断，根据同步头的对齐来重组有效数据包；
所述crc处理模块:对数据报文做32bit的CRC校验，用以判断链路的传输正确性验证；
所述加解扰处理模块:根据64/66编解码原理产生加解扰算法程序，对数据报文加扰、解扰。
[0013]本发明的有益效果是:该CPU互联扩展系统的网络接口互联设计与控制系统，充分利用了传输媒体的信道容量，减少了所需的传输信道和器件引脚数目，不仅实现了多个CPU互联扩展系统之间内部协议报文的交互，