动态电压和频率调节方法、片上系统及设备的制造方法
【专利说明】动态电压和频率调节方法、片上系统及设备
[0001]相关申请的交叉引用
[0002]本申请要求于2014年3月28日提交的韩国专利申请第10-2014-0037257号的优先权，其公开通过引用全面合并于此。
技术领域
[0003]本发明构思的实施例涉及动态电压和频率调节(DVFS)，并且更具体地，涉及一种存储有可执行以防止DVFS在低功率模式中不必要的执行的程序的片上系统(SoC)及其操作方法以及包括该片上系统的设备。
【背景技术】
[0004]DVFS是动态地调整操作频率和操作电压的技术。DVFS可以在电子系统中使用以降低电力消耗。
[0005]通常使用的DVFS周期地检查调整目标电路的使用，调整提供给调整目标电路的操作频率和操作电压以降低调整目标电路中的电力消耗。
[0006]执行DVFS的电子系统可以在某种程度上降低电流消耗，但是当电子系统处于空闲状态中时，DVFS可能继续执行并消耗电力。
[0007]一些SoC使用掉电(power down)模式和DVFS两者以降低电力消耗。当在低功率模式期间SoC中的CPU被唤醒以执行DVFS时，电力消耗不均衡地浪涌。
【发明内容】
[0008]一种DVFS方法包括:在第一调度时间执行DVFS以调整目标设备的频率或电压；监视目标设备的操作频率；以及基于目标设备的操作频率在稍后的调度时间选择性地推迟DVFS的执行；其中当目标设备的操作频率等于或低于参考频率时，推迟在下一调度时间的DVFS的执行；其中基于目标设备的操作频率，选择性地迫使中央处理器(CPU)从空闲状态到运行状态以执行DVFS ;其中当目标设备的操作频率等于或低于参考频率时，在下一调度时间不迫使空闲的CPU到运行状态以执行DVFS ;以及其中目标设备是存储器接口。
[0009]一种片上系统(SOC)，包括CPU、存储器和由CPU控制的目标设备，所述存储器存储可由CPU执行的指令，用于在第一调度时间执行DVFS以调整目标设备的频率或电压；监视目标设备的操作频率；以及当目标设备的操作频率等于或低于参考频率时，推迟在下一调度时间执行DVFS ;其中基于目标设备的操作频率，选择性地迫使CPU从空闲状态到运行状态以执行DVFS ;其中当目标设备的操作频率等于或低于参考频率时，在下一调度时间不迫使CPU从空闲状态到运行状态以执行DVFS ;其中目标设备是存储器接口 ；其中目标设备是非CP IP ;该SOC还包括由CPU控制的第二目标设备，其中存储器还包括可由CPU执行的存储指令以用于JASdvfs以调整第二目标设备的频率或电压；其中第二目标设备是i/o接
□ O
[0010]一种可穿戴电子设备，包括片上系统(SOC)，连接到存储器接口的存储设备，以及显示器，所述SOC包括CPU、存储器和由CPU控制的存储器接口，所述存储器具有可由CPU执行的存储指令以用于:在第一调度时间执行DVFS以调整目标设备的频率或电压；监视目标设备的操作频率；以及基于目标设备的操作频率在稍后的调度时间推迟DVFS的执行。
[0011]附图描述
[0012]从以下结合附图对实施例的描述，本发明总体构思的这些和/或其他方面将变得清楚和更加容易理解。附图中:
[0013]图1是根据本发明构思的示例实施例的系统的框图；
[0014]图2是在图1中示出的系统中执行的DVFS的时序图；
[0015]图3是用于描述图1中示出的系统的操作的流程图；
[0016]图4是在图1中示出的系统中执行的DVFS的状态图；
[0017]图5是根据图4中示出的DVFS的状态图的条件状态图。
具体实施例
[0018]现在将参照附图更全面地描述本发明构思，附图中示出了本发明的实施例。然而，本发明可以以许多不同的形式来具体实现，不应被解释为局限于此出阐述的示例性实施例。相反，提供这些实施例是为了使本公开全面和完整，并向本领域技术人员充分传达本发明的范围。附图中，为清楚起见，可能夸大了层和区域的大小及相对大小。相同的参考标记始终指代相同的元件。
[0019]将会理解，当一个元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到所述另一元件，或者也可以存在居间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，不均在居间的元件。此处使用的术语“和/或”包括相关列出项目中的任何一个以及其中的一个或多个的所有组合，并且术语“和/或”可以缩写为“/”。
[0020]将会理解，尽管此处可能使用术语第一、第二等等来描述不同的元件，但这些元件不应受到这些术语的限制。这些术语仅仅用于将一个元件与另一个元件区分开来。例如，第一信号可以被称为第二信号，类似地，第二信号也可以被称为第一信号，这样做不会偏离本公开的教导。
[0021]此处使用的术语仅仅是为了描述特定实施例，并非意图限制本发明。与此处使用的，单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文明确给出相反指示。还将理解，当在本说明书中使用词语“包括”和/或“包含”时，表明存在所描述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组合。
[0022]除非另外定义，否则此处使用的所有术语(包括技术术语和科学术语)所具有的含义与本发明所属领域的普通技术人员通常理解的含义相同。还将理解，诸如通常使用的词典中定义的那些术语应该被解释为所具有的含义与它们在相关领域和/或本申请的上下文中的含义一致，而不应理想化地或过分形式化地对其进行解释，除非此处明确地如此定义。
[0023]在本发明构思的实施例的下面描述中，当在调度时间(或时间点)中DVFS目标硬件的频率不是最低频率，并且CPU在调度时间处于运行状态时，自发的DVFS (或自发的DVFS调用)或自发调用DVFS(VID)意味着在调度时间执行用于DVFS目标硬件的DVFS。
[0024]在执行DVFS时，通过由CPU控制的定时器设置有关调度时间的消息，从而中断控制器在调度时间响应于定时器的输出信号而生成中断。因此，通过中断唤醒的CPU可以在调度时间控制DVFS的执行。
[0025]当DVFS目标硬件的频率在调度时间不是最低频率并且CPU在调度时间处于空闲状态时，CPU在调度时间响应于中断而被迫使唤醒。从而，自发的DVFS或VID意味着在调度时间在目标硬件上执行。
[0026]当DVFS目标硬件的频率在调度时间处于最低频率，并且CPU在调度时间处于空闲状态时，非自发的DVFS (或非自发的DVFS调用)、或非自发调用DVFS (IID)意味着在调度时间不执行用于DVFS目标硬件的DVFS。
[0027]当调度时间不是由CPU控制的定时器设置的时，连接到定时器的中断控制器不在调度时间生成中断。在这种情况下，CPU在调度时间不被迫使唤醒以执行DVFS。
[0028]因此，通过在调度时间之后的第一时间生成的第一中断唤醒的CPU可以控制DVFS的执行。然而，通过在调度时间之前的第二时间生成的第一中断唤醒的CPU可以推迟DVFS的执行直到调度时间。第一中断意味着除用于自发的DVFS的中断之外的中断。
[0029]本发明构思的示范性实施例指向DVFS，DVFS可以当第一硬件动态地调整频率、第二硬件动态地调整操作电压、或第三硬件控制第一硬件和第二硬件、以及控制模块控制DVFS过程时执行。DVFS过程可以包括自发的DVFS或VID以及非自发的DVFS或IID，并且可以由CPU执行控制模块。
[0030]第一硬件可以具体实现在时钟管理单元中，第二硬件可以具体实现在电力管理集成电路中，第三硬件可以具体实现在CPU中，并且控制模块可以具体实现在DVFS软件中。然而，控制模块还可以具体实现在硬件中。
[0031]图1是根据本发明构思的示范性实施例的系统的框图。参照图1，系统100可以包括片上系统(SoC) 200、电力管理IC (PMIC) 300以及外部存储器400。
[0032]系统100可以具体实现在便携式电子设备中。便携式电子设备可以具体实现在智能电话、笔记本PC、个人数字助理(PDA)、企业数字助理(EDA)、数字静物摄影机、数字摄像机、便携式多媒体播放器(PMP)、私人导航设备或便携式导航设备(PND)、移动因特网设备(MID)、可穿戴智能设备、物联网(1T)设备、或万物网(1E)设备中。
[0033]SoC 200可以具体实现在应用处理器(AP)或移动AP中。
[0034]SoC 200可以包括存储器接口 210、第一性能监视单元(PPMU) 212、包括总线的内部逻辑220、第二 PPMU 222,CPU 230、内部存储器231、硬件模块240、中断控制器250、电力管理单元(PMU) 260以及时钟管理单元(CMU) 270。
[0035]存储器接口 210便利SoC 200和外部存储器400之间的数据传送。根据本发明构思的实施例，当DVFS在存储器接口 210上执行时，存储器接口 210是可以在其中动态地调整第一操作电压PWl的DVFS目标硬件。
[0036]第一 PPMU 212可以监视存储器接口 210的性能。例如，第一 PPMU 212可以监视提供给存储器接口 210的第一时钟CLKl的频率、存储器接口 210的数据通讯比率(datatraffic rat1)、和/或存储器接口 210的使用。
[0037]这里，数据通讯比率可以意味着数据正在传输的实际频率与参考频率之间的比率，例如，CLKl的实际频率是60MHz而从时钟发生器传递的CLK I的参考频率是100MHz。在此情况下，数据通讯比率是60%。数据通讯还可以被称作“时钟计数”。
[0038]存储器接口 210的使用意味着存储器接口 210被使用的时间段与固定的时间段的比率。
[0039]根据本发明构思的示范性实施例，存储的软件SW 231包括用于由CPU 230执行以影响CVFS控制的存储的代码。运行SW 231的CPU 230可以读取相应于监视的结果的第一监视信号MT1。这里，第一 PPMU 212可以作为CPU的从设备进行操作。例如，第一监视信号MTl可以包括第一时钟CLKl的频率，例如，参考