基于伯努利分布的贝叶斯模型混合预测电路成品率方法
【技术领域】
[0001] 本方法属于集成电路领域，具体涉及一种基于伯努利分布的贝叶斯模型混合预测 电路成品率的方法。 技术背景
[0002] 研究显示，集成电路尺寸的不断缩小导致了制造过程中很大的不确定性，包括参 数化的波动和某些致命性的缺陷，该两类的不确定性都可能会引起严重的成品率损失。因 此，无论是在流片前验证或流片后测试的阶段，为了提高电路性能或者减少制造成本，对成 品率的精确估计都是一个非常重要的工作。
[0003] 最近，现有技术提出了一系列新型的设计方法(例如娃片后调节）被用来解决芯片 波动的问题，W维持目前集成电路尺寸不断缩小的步伐。该些新型的设计方法经实践显示 非常有效，但反过来使得如今集成电路的复杂度不断增加。该样的现状导致了在成品率估 计时必须要收集非常大量的随机数据样本，如；
[0004] 流片前验证；需要运行布图布线后仿真，而现今对于一个复杂电路的仿真是非常 耗时的；
[0005] 流片后测试；需要对实际娃片进行测试，来决定该芯片是"通过"还是"不通过"，实 践显示，该任务也并不简单，只有对一小部分的娃片进行全面测试的成本才是可W接受的。
[0006] 为了解决该个与数据收集相关的问题，有研究采用贝叶斯模型混合法拟准确地估 计电路的统计参数(性能分布，成品率)。贝叶斯模型混合法借用了先验信息巧日前仿真信 息)来准确地估计后验的统计参数。该方法可W有效地减少在后验阶段进行验证、测试的成 本。但是，传统的贝叶斯模型混合法只能有效地处理连续分布的性能参数(例如数字电路的 延时，模拟放大器的增益等)。该是因为传统的方法假设实际的性能分布是连续的，在许多 实际应用的场合，并不能通过测试一个娃片来准确得到关键路径的延时；常常只能知道该 芯片是否满足要求，还是不满足，因此，传统的贝叶斯模型混合法仍然不适用准确地估计电 路的统计参数。
[0007] 与本发明相关的现有技术有如下参考文献：
[0008] [1]X. Li, J. LeandL. Pileggi, StatisticalPerformanceModelingandOptimizatio n, NowPublishers, 2007.
[0009] [2]SemiconductorIndustryAssociate, InternationalTechnology民oadmapfor Semiconductors，2011.
[0010] 口] A. Srivastava, S. Shah, K. Agarwal, D. Sylvester, D. BlaauwandS. Director, "A ccurateandefficientgate-levelparametricyieldestimationconsidering correlatedva riationsinleakagepowerandperformance, '，lEEEDAC, pp. 535-540.
[0011] [4]X. Li, J. Le, P. GopalakrishnanandL. Pileggi, "Asymptoticprobabilityextra ction fornonnormalperformancedistributions，'，lEEETrans. onCAD，vol. 26, no. 1，pp. 16 -37, Jan. 2007.
[001引 [5] P. Desrumaux, Y. Dupret, J. Tinglef t, S. Minehane, M. Redford, L. LatorreandP. Nouet, "Anefficientcontrolvariatesmethodforyieldestimationofanalog circuitsbasedonalocalmodel, '，lEEEICCAD, pp. 415-421，2012.
[0013] [6] S. Mitra, S. SeshiaandN. Nicolici, "Post-siliconvalidationopportunities ，challengesandrecentadvances，'，lEEEDAC，pp. 12-17, 2010.
[0014] [7]X. Li, "Post - sil i conperformancemode 1 ingand tun ingof analog/ mixed-signal circuitsviaBayesianmodelfusion, '，lEEEICCAD, pp. 551-552, 2012.
[0015] 巧]J. Rivers, M?加pta, J. Shin, P. KudvaandP. Bose, "Errortoleranceinserver classprocessors，'，lEEETrans. onCAD，vol. 30, no. 7, pp. 945-959, Jul. 2011.
[0016]巧]A. Tang, F. Hsiao, D. Mui^phy, I. Ku, J. Liu, S. Souza, N. Wang, H. Wu, Y. Wang, M. Tang, G. Virbila, M. Pham, D. Yang, Q. Gu, Y. Wu, Y. Kuan, C. Chien, M. Chang, "Alow-overheads elf-healingembeddedsystemforensuringhighyield andlong-termsustainabilityof60GH z4加/sradio-on-a-chip"，I邸EISSCC, pp. 316-318, 2012.
[0017] [10]B. Sadhu, M. Ferriss, A. Natarajan, S. Yaldiz, J. Plouchart, A. Rylyakov, A. Valdes-Garcia，B. Parker, A. Babakhani, S.民eynolds, X. Li, L. Pileggi,民.Har jani, J. TiernoandD. Friedman, "Alinearized, low-phase-noiseVC〇-based25GHzPLLwithautonomi cbiasing, " IE邸JSSC, vol. 48, no. 5, pp. 1138-1150, May. 2013.
[0018][11]P. G叫ta, Y. Agarwal, L. Dolecek, N. Dutt, R?加pta, R. Kumar, S. Mitra, A. Nicolau, T.民osing, M. Srivastava, S. SwansonandD. Sylvester, "Underdesigned andoppor tunisticcomputinginpresenceofh过rdw过rev过ri过bility，，，lEEETr过ns. onCAD，vol. 32, no. 1 ,pp. 8-23, Jan. 2013.
[0019] [12]X. Li, W. Zhang, F. Wang, S. SunandC. Gu, "Efficientparametricyield estimationofanalog/mixed-signalcircuitsviaBayesianmodelfusion,，，IEEE ICCAD，pp. 627-634, 2012.
[0020] [13] C. Gu, E. ChiproutandX. Li, "Efficientmomentestimationwithextremely small samplesizeviaBayesianinferenceforanalog/mixed-signalvalidation,，，IEEE DAC, 2013.
【发明内容】
[0021] 本发明的目的是为克服现有技术存在的缺陷，提供一种基于伯努利分布的贝叶斯 模型纔合法，用于纔合预测电路成品率。
[0022] 本方法通过结合在集成电路设计的不同阶段的信息，加快对只具有"通过一不通 过"两种状态的电路的成品率估计过程。该方法为"通过一不通过"的输出结果建立一个伯 努利模型，将先验成品率设定为beta分布，并利用最大似然法确定beta分布中的超参数。 再使用该超参数，结合比较少量的后验信息，估算出集成电路的成品率。该方法相比传统的 蒙特-卡洛方法估计成品率，在达到同一精度的情况下，需要的后验信息少了很多，能明显 节省进行后仿真或者进行新一次测试的时间。
[0023] 本发明的方法可W有效地处理传统方法所不能处理的仿真或测试产生二元输出 时的情况；对于只具有"通过一不通过"两种输出状态的测试情况，只需先验的成品率和后 验的成品率在一定范围内接近，本发明在达到同样精度的情况下能明显减小所需要收集的 后验数据点的数量，从而大大降低了验证、测试的成本。
[0024]为了达到上述目的，本发明的技术方案是：一种基于伯努利分布的贝叶斯模型混 合估计成品率的方法（BMF-BD)，它可W用图1描述，其步骤如下：
[00巧]步骤201 ;读取前阶段与后阶段的数据，该些数据经过预先的处理，已经编码为 "0- 1"的格式，0代表测试未通过，1代表测试通过；
[0026] 步骤202;得到的数据分为两组；对于流片前仿真的应用情况，对应的是布局布线 前仿真(前阶段）和布局布线后仿真(后阶段)，对于流片后测试的应用，对应的是较早一批 的测试