号 传输至从设备。
[0040] 在一种实施方式中，主设备发送的控制信号中带有主设备时序信息，通过主设备 时序信息控制所述从设备的响应周期，以匹配主设备与从设备之间的传输速率。本发明的 片上系统总线在大面积芯片上不同的主从设备之间具有不同的传输时间（时钟周期），实 现高速、并行、实时的设备间通信。
[0041] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本发明进一步详细说明。
[0042] 图2是本发明提供的片上系统总线的结构图，如图2所示，总线10包括请求优先 级队列201、仲裁器组202、地址与控制信号存储器203、地址与控制信号选择器204、仲裁结 果寄存器205、互联网络206、地址译码器207、第一选择器208及第二选择器209 (图中结 构框图的左下角有时钟输入三角标记的表示该结构是时序逻辑或其中存在时序逻辑，该标 记适用于本文中的其他图）。每个主设备可以在任何时刻发出总线请求信号，同时给出该 请求的地址和控制信号；地址译码器207根据主设备给出的地址向对应的从设备（组）给 出即时申请向量，并将即时申请向量发送至请求优先级队列201，锁存后作为片选信号控制 从设备端至主设备端方向的数据选择，同时请求优先级队列根据先入先出的原则，给出队 列申请向量；针对每个从设备（组），根据请求优先级队列201中对应从设备队列的"队列 空"信号，如果空则选择即时申请向量，如果非空则选择队列申请向量，选择结果作为仲裁 器组202的输入即总线请求信号；经过仲裁后，每个仲裁器的结果返回应答信号给请求优 先级队列201，使能没有被即时授予总线的请求进入请求优先级队列201，同时相关的地址 /控制信号进入地址与控制信号存储器203中，而被授予总线的主设备的地址与控制信号 由仲裁结果控制地址与控制信号选择器204选择传输至每个从设备端口，由从设备进行锁 存，便于下一周期读写数据；同时仲裁结果也将锁存在仲裁结果寄存器205,用于互联网络 206选择主设备至从设备方向的数据（写数据）和握手信号，锁存在请求优先级队列201中 的片选信号将控制互联网络206从设备至主设备方向的数据（读数据）和握手信号。主设 备在送出请求信号的下一个操作周期，就可以给出写数据或者读取来自从设备的数据，同 时给出下一个总线请求。其中，仲裁器组202中的仲裁器数量与当前从设备（组）的数量 相同，两者的对应关系如图1中仲裁器和从设备（组）的对应关系。
[0043] 图3是本实施例中仲裁器202的内部结构图。首先每个仲裁器的输入是一个位 宽与可以访问该从设备（组）的主设备数量相同的一个申请向量，向量中值为"高"表示对 应主设备需要申请对该从设备（组）的访问，而仲裁逻辑就是从这些申请中选择一个主设 备给予总线。因为总线申请优先级队列201的存在，此处的仲裁逻辑的主要作用就是从同 时申请总线的主设备中选择一个，所以仲裁逻辑可以是一个较为简单的固定优先级的仲裁 逻辑，比如优先编码器。每个仲裁器输出是与输入同样位宽的向量，有效输入对应的输出是 "独热"的，即只有一个主设备被授予总线；无效输入（0向量）对应无效输出（0向量）。每 个仲裁器的输出将会控制对应从设备（组）的输入选择，被授权主设备的数据/控制信号 可以驱动该从设备（组）的数据/控制总线。针对同一个主设备，每个仲裁器都会给出授 权信号，将所有对应主设备的授权位进行"或"操作，就是该主设备的授权信号，该信号主要 用于控制总线上的存储逻辑：请求优先级队列201，地址与控制信号存储器203。
[0044] 图4是本实施例中互联网络206的一个3对3全互联示例图。其中，仲裁结果寄 存器205的值用于选择主设备至从设备方向的选择器，请求优先级队列201中的片选信号 用于选择从设备至主设备方向的选择器。其中地址与控制信号选择器204与图4中右侧一 列的选择器相似，不同点在于，地址与控制信号选择器204的选择信号并不是寄存之后的 仲裁结果，而是当前由仲裁器产生的仲裁结果。
[0045]图5是本实施例中请求优先级队列201的结构图。其包括第一存储器501、第二存 储器502及第三存储器503,其中，第一存储器201用于存储有效的地址译码值，存储大小为 mXn位（m表示主设备数，n表示从设备组数，下同）；第二存储器502用于存储从设备组最 大优先值，存储大小为nXIog2Hi，即每个从设备组对应一个宽度为Iog2Hi的存储器；第三存 储器503用于存储主设备优先值，存储大小为mXl〇g2m，即每个主设备对应一个log2m的存 储器。存储器502的初始值为0,表示对应从设备组的申请队列为空，以此产生的队列空信 号用于控制第一选择器208和第二选择器209。第三存储器503是每个主设备的优先级，当 有请求没有被即时授权需要入列，选择申请对象的第二存储器502的"自增1"值作为该主 设备的优先值，同时该第二存储器502也需要"自增1"。队列输出时只选择优先值等于" 1" 的主设备的请求作为输出。当输出中针对某个从设备组的请求是独热的，且该从设备组给 出有效"SValid"信号，则对应第二存储器502需要"自减1"，该"自减1"信号通过片选信 号选择，使能主设备优先值"自减1"。对于第二存储器502,当"自增1"信号与"自减1"信 号相同（"同或"），则保持原值。
[0046] 下文描述该总线的使用方法，即其总线协议。
[0047] 从主设备发起总线请求到使用总线传输数据分为两位阶段，阶段一是主设备发起 请求，阶段二是主从设备间数据传输。阶段一和阶段二是总线操作中的两个流水级，即在第 一个请求进行阶段二时，主设备可以同时给出第二个请求（针对同一从设备组）的阶段一 的信号。
[0048] Sl主设备发送请求、地址和控制信号，同时判断输入从设备有效信号，这属于阶段 ，
[0049] S2在从设备有效为高后，在下一个时钟周期，若是写操作，主设备发送写数据，并 给出主设备有效信号，若是读操作，主设备在从设备有效信号为高时锁存读数据，这属于阶 段二；
[0050] S3在S2进行的同时，主设备可以同时进行下一个总线请求的Sl ;
[0051] S4在Sl进行的同时，从设备将接收到主设备发出的地址和控制信号锁存，这属于 阶段一；
[0052] S5在S2进行的同时，根据地址和控制信号，若是写操作，则从设备在主设备有效 信号为高时将写数据写入对应地址，若是读操作，则发送对应地址的数据及从设备有效信 号，这属于阶段二；
[0053] S6在S5进行的同时，从设备可以根据主设备进行的下一个Sl而进行S4。
[0054]与其他的片上总线协议不同在于，其他片上总线需要一个单独的总线申请环节， 总线授权之后设备占有总线，发送地址信号、控制信号以及读写数据；而本发明中，将总线 申请与地址、控制信号同时发出作为阶段一，只要当前申请优先级队列中没有对应主设备 的申请向量，则自动进入阶段二，发送写数据或接收读数据，若双方握手信号有效则结束本 次请求（突发操作除外）。
[0055] 每个设备的操作周期并不相同，具体操作时间由主设备与总线控制、选择逻辑之 间的传输时间决定。主设备的信号传输到某个特定的结构所需的时间超过当前总线频率要 求的周期，则该设备将自动降频至相应的频率采样来自总线的数据和握手信号。当一个从 设备接受到多周期路径主设备的突发请求，从设备也自动降频至相应的频率进行数据和握 手f目号米样。
[0056] 图6是本发明中主设备和从设备的接口框图。其中数据位宽根据设备实际位宽需 求而确定，一般位宽为16/32/64/128位。控制信号（Ctrl)中至少包含读/写、突发、主设 备时序信息等控制信息。从设备的片选信号（Sel)用于从设备组中，若某仲裁器对应单一 的从设备，则该从设备无须该信号。
[0062]表I
[0063] 图7所示的时序图，是针对某个从设备（组）且对应请求队列为空时，某个主设 备对该从设备（组）的访问时序图。图中主设备连续发出了四次非突发读/写请求，其中 SValid信号由从设备发出的握手信号，总线以及主设备通过读取该信号确定当前数据是否 结束当前操作，或者维持上一周期的数据。其中Req信号表示当前该主设备提出一次有效 的总线申请，该信号主要作为申请优先级队列201的入队使能信号之一，如果该请求没有 被授权，则会进入请求队列中。图中由于对于地址C的请求无法及时响应，主设备在维持写 数据输出的同时，也需要维持其对地址D的请求，因为SValid