理器"可以 是指专用集成电路（ASIC)、可编程逻辑器件（PLD)、现场可编程门阵列（FPGA)，等等。术语 "处理器"可以是指处理设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核 心协作的一个或多个微处理器、或任何其他这类配置。
[0065] 术语"存储器"应被宽泛地解读为涵盖能够存储电子信息的任何电子组件。术 语存储器可以是指各种类型的处理器可读介质，诸如随机存取存储器（RAM)、只读存储器 (R0M)、非易失性随机存取存储器（NVRAM)、可编程只读存储器（PROM)、可擦式可编程只读 存储器（EPROM)、电可擦式PROM(EEPROM)、闪存、磁或光学数据存储、寄存器等等。如果处理 器能从存储器读信息和/或向存储器写信息，则认为该存储器与该处理器正处于电子通信 中。整合到处理器的存储器与该处理器处于电子通信中。
[0066] 术语"指令"和"代码"应被宽泛地解读为包括任何类型的计算机可读语句。例如， 术语"指令"和"代码"可以是指一个或多个程序、例程、子例程、函数、规程等。"指令"和"代 码"可包括单条计算机可读语句或许多条计算机可读语句。
[0067] 本文中所描述的功能可以在正由硬件执行的软件或固件中实现。各功能可以作为 一条或多条指令存储在计算机可读介质上。术语"计算机可读介质"或"计算机程序产品" 是指能被计算机或处理器访问的任何有形存储介质。作为示例而非限定，计算机可读介质 可包括RAM、ROM、EEPROM、CD-ROM或其他光盘储存、磁盘储存或其他磁储存设备、或任何其 他能够用于携带或存储指令或数据结构形式的期望程序代码且能由计算机访问的介质。如 本文中所使用的盘（disk)和碟（disc)包括压缩碟（CD)、激光碟、光碟、数字多用碟（DVD)、 软盘和蓝光@碟，其中盘常常磁性地再现数据而碟用激光来光学地再现数据。应注意，计算 机可读介质可以是有形且非瞬态的。术语"计算机程序产品"是指计算设备或处理器结合 可由该计算设备或处理器执行、处理或计算的代码或指令（例如，"程序"）。如本文中所使 用的，术语"代码"可以是指可由计算设备或处理器执行的软件、指令、代码或数据。
[0068] 本文所公开的方法包括用于实现所描述的方法的一个或多个步骤或动作。这些方 法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非所描述的方法 的正确操作要求步骤或动作的特定次序，否则便可改动具体步骤和/或动作的次序和/或 使用而不会脱离权利要求的范围。
[0069] 进一步地，还应领会，用于执行本文中所描述的方法和技术（诸如图3所解说的那 些）的模块和/或其他恰适装置可以由设备下载和/或以其他方式获得。例如，可以将设 备耦合至服务器以便于转送用于执行本文中所描述的方法的装置。替换地，本文描述的各 种方法可经由存储装置（例如，随机存取存储器（RAM)、只读存储器（ROM)、诸如压缩碟（CD) 或软盘等物理存储介质等等）来提供，以使得一旦将该存储装置耦合至或提供给设备，该 设备就可获得各种方法。
[0070] 将理解，权利要求并不被限定于以上所解说的精确配置和组件。可在本文中所描 述的系统、方法、和装置的布局、操作及细节上作出各种改动、变化和变型而不会脱离权利 要求的范围。
【主权项】
1. 一种用于数据传输的方法，包括： 确定电子设备的信令操作速度； 基于所述信令操作速度来选择数据总线反相算法； 使用所选数据总线反相算法来编码数据；以及 通过传输线将经编码数据和数据总线反相标志发送给接收机。2. 如权利要求1所述的方法，其特征在于，所选数据总线反相算法是DBI-AC算法和 DBI-DC算法之一。3. 如权利要求2所述的方法，其特征在于，当所述信令操作速度是低速模式时，所选数 据总线反相算法是DBI-AC。4. 如权利要求2所述的方法，其特征在于，当所述信令操作速度是高速模式时，所选数 据总线反相算法是DBI-DC。5. 如权利要求1所述的方法，其特征在于，所述信令操作速度通过专用信号被传达给 编码器。6. 如权利要求5所述的方法，其特征在于，所述专用信号通过命令地址总线来提供。7. 如权利要求5所述的方法，其特征在于，所述专用信号使用现有数据线来提供。8. 如权利要求1所述的方法，其特征在于，所述信令操作速度是由编码器自主确定的。9. 如权利要求1所述的方法，其特征在于，所选数据总线反相算法被用于使用不包括 反馈的拓扑来编码数据。10. 如权利要求1所述的方法，其特征在于，所述数据总线反相算法被用于使用包括反 馈的拓扑来编码数据。11. 如权利要求1所述的方法，其特征在于，数据总线反相算法编码基于动态禁用信号 被自主禁用。12. 如权利要求1所述的方法，其特征在于，进一步包括： 基于所选数据总线反相算法来生成端接控制信号；以及 将所述端接控制信号发送给所述接收机。13. 如权利要求1所述的方法，其特征在于，所述方法由数据总线反相编码器来执行， 所述数据总线反相编码器包括： 算法选择复用器； 接收即将到来的突发的并行未编码数据和先前突发的并行数据的XOR门； 反相器； 过半检测电路；以及 真实/互补复用器。14. 如权利要求13所述的方法，其特征在于，所述数据总线反相编码器进一步包括频 率检测电路，并且其中所选数据总线反相算法基于物理层时钟频率与参考频率之间的关 系。15. -种用于数据传输的装置，包括： 处理器； 与所述处理器处于电子通信中的存储器；以及 存储在所述存储器中的指令，所述指令能由所述处理器执行以： 确定电子设备的信令操作速度； 基于所述信令操作速度来选择数据总线反相算法； 使用所选数据总线反相算法来编码数据；以及 通过传输线将经编码数据和数据总线反相标志发送给接收机。16. 如权利要求15所述的装置，其特征在于，所选数据总线反相算法是DBI-AC算法和 DBI-DC算法之一。17. 如权利要求16所述的装置，其特征在于，当所述信令操作速度是低速模式时，所选 数据总线反相算法是DBI-AC。18. 如权利要求16所述的装置，其特征在于，当所述信令操作速度是高速模式时，所选 数据总线反相算法是DBI-DC。19. 如权利要求15所述的装置，其特征在于，所述信令操作速度通过专用信号被传达 给编码器。20. 如权利要求19所述的装置，其特征在于，所述专用信号通过命令地址总线来提供。21. 如权利要求19所述的装置，其特征在于，所述专用信号使用现有数据线来提供。22. 如权利要求15所述的装置，其特征在于，所述信令操作速度是由编码器自主确定 的。23. 如权利要求15所述的装置，其特征在于，所选数据总线反相算法被用于使用不包 括反馈的拓扑来编码数据。24. 如权利要求15所述的装置，其特征在于，所述数据总线反相算法被用于使用包括 反馈的拓扑来编码数据。25. 如权利要求15所述的装置，其特征在于，数据总线反相算法编码基于动态禁用信 号被自主禁用。26. 如权利要求15所述的装置，其特征在于，所述指令能进一步由所述处理器执行以： 基于所选数据总线反相算法来生成端接控制信号；以及 将所述端接控制信号发送给所述接收机。27. 如权利要求15所述的装置，其特征在于，进一步包括数据总线反相编码器，所述数 据总线反相编码器包括： 算法选择复用器； 接收即将到来的突发的并行未编码数据和先前突发的并行数据的XOR门； 反相器； 过半检测电路；以及 真实/互补复用器。28. 如权利要求27所述的装置，其特征在于，所述数据总线反相编码器进一步包括频 率检测电路，并且其中所选数据总线反相算法基于物理层时钟频率与参考频率之间的关 系。29. -种电子设备，包括： 用于确定所述电子设备的信令操作速度的装置； 用于基于所述信令操作速度来选择数据总线反相算法的装置； 用于使用所选数据总线反相算法来编码数据的装置；以及 用于通过传输线将经编码数据和数据总线反相标志发送给接收机的装置。30.-种用于数据传输的计算机程序产品，所述计算机程序产品包括其上具有指令的 非瞬态计算机可读介质，所述指令包括： 用于使电子设备确定所述电子设备的信令操作速度的代码； 用于使所述电子设备基于所述信令操作速度来选择数据总线反相算法的代码； 用于使所述电子设备使用所选数据总线反相算法来编码数据的代码；以及 用于使所述电子设备将经编码数据和数据总线反相标志通过传输线发送给接收机的 代码。
【专利摘要】描述了一种用于数据传输的方法。确定电子设备的信令操作速度。基于该信令操作速度来选择数据总线反相算法。所选数据总线反相算法被用于编码数据。经编码数据和数据总线反相标志通过传输介质被发送给接收机。
【IPC分类】G06F13/42
【公开号】CN105190585
【申请号】CN201480012359
【发明人】T·M·霍利斯
【申请人】高通股份有限公司
【公开日】2015年12月23日
【申请日】2014年3月11日
【公告号】EP2972927A1, US20140281075, WO2014150529A1