基于lbe总线的1553b总线协议模块的制作方法
【技术领域】
[0001]本发明涉及信号传输的技术领域，具体说是一种基于LBE总线的1553B总线协议模块。
【背景技术】
[0002]1553B总线是20世纪70年代末为适应机载设备通信要求由美国提出和开发的传输速度为IMb/s、传输方式为半双工方式的飞机内部时分制指令/响应式多路传输数据总线标准。
[0003]LBE(Local Bus Extent局部总线扩展)总线是广泛应用于机载嵌入式计算机系统的32位系统总线，最高总线速度可达33MHz，位宽32位，它包含一个第一主设备，最多可支持8个设备之间的互联。目前，LBE总线已广泛应用于机载嵌入式计算机系统。
[0004]
【发明内容】
本发明要解决的技术问题是提供一种基于LBE总线的1553B总线协议模块。
[0005]本发明为解决现有技术中存在的技术问题所采取的技术方案是:
本发明的基于LBE总线的1553B总线协议模块，包括:DSP最小系统电路、1553B总线接口电路、逻辑综合电路、电平转换电路和双口 RAM ;其中DSP最小系统电路包括DSP芯片、电源芯片、SDRAM存储器和FLASH存储器，DSP芯片与1553B总线接口电路相连接，1553B总线接口电路通过电平转换电路与逻辑综合电路中的CPLD通信，且1553B总线接口电路与外部1553B总线相连，逻辑综合电路中的CPLD分别与DSP芯片和双口 RAM相连，DSP芯片连接到双口 RAM，双口 RAM通过电平转换电路与LBE总线相连接。
[0006]本发明还可以采用以下技术措施:
所述的DSP芯片的信号为TMS320C6713。
[0007]所述的1553B总线接口电路采用BU-61865协议芯片。
[0008]所述的逻辑综合电路包括地址译码和逻辑控制电路，地址译码电路对系统所使用的TMS320C6713存储器和BU-61865存储器进行地址选择、译码；逻辑控制电路产生BU-61865所需要的控制信号以及将BU-61865产生的中断信号传递给DSP芯片，给TMS320C6713提供中断信号、握手信号、插入等待信号。
[0009]所述的逻辑综合电路中的CPLD芯片为EPMl270。
[0010]所述的电平转换电路采用的芯片型号为SN54LS245J。
[0011]所述的双口 RAM采用IDT70V216芯片，双口 RAM的一个读写端口的地址线和数据线连接到TMS320C6713芯片，读写控制信号连接到EPM1270上；另一个读写端口的地址线、数据线及控制信号经电平转换电路SN54LS245J转换之后连接到LBE总线上。
[0012]所述的BU-61865的中断引脚INT经电平转换电路SN54LS245J转换与EPM1270连接并传递给TMS320C6713 ;输出端通过两个耦合变压器DB3226EX与外部的LBE总线连接。
[0013]本发明具有的优点和积极效果是:
本发明的基于LBE总线的1553B总线协议模块中，包括:DSP最小系统电路、1553B总线接口电路、逻辑综合电路、电平转换电路、双口 RAM和1553B总线协议芯片电路；本发明采用高性能的DSP芯片为控制核心，与外围辅助电路构成最小系统；由BU-61865协议芯片完成1553总线的功能，BU-61865为多路总线传输接口的设计提供了丰富的资源，也为设计提供了极大的灵活性与可靠性；控制和译码信号利用CPLD实现；CPLD器件外围电路连接简单，使用方便，可以提高系统的维护性和扩展性。
【附图说明】
[0014]图1是本发明的基于LBE总线的1553B总线协议模块的示意图。
【具体实施方式】
[0015]以下参照附图及实施例对本发明进行详细的说明。
[0016]图1是本发明的基于LBE总线的1553B总线协议模块的示意图。
[0017]如图1所示，本发明的基于LBE总线的1553B总线协议模块，包括:DSP最小系统电路、1553B总线接口电路、逻辑综合电路、电平转换电路和双口 RAM ;其中DSP最小系统电路包括DSP芯片、电源芯片、SDRAM存储器和FLASH存储器，DSP芯片与1553B总线接口电路相连接，1553B总线接口电路通过电平转换电路与逻辑综合电路中的CPLD通信，且1553B总线接口电路与外部LBE总线相连，逻辑综合电路中的CPLD分别与DSP芯片和双口 RAM相连，DSP芯片连接到双口 RAM，双口 RAM通过电平转换电路与外部的LBE总线相连接。
[0018]1553B总线接口电路采用BU-61865协议芯片。BU-61865内部集成有64k 17的RAM，大容量的内部存储器使得用户无需在扩展外部RAM，同时内部集成数据校验功能，可自行对数据进行奇校验。工作在缓冲方式下，占用16位数据总线和16位地址总线，与DSP处理器相连，其所有的控制信号由CPLD的译码电路产生，通过中断方式并电平转换之后与CPLD通信，因此BU-61865的中断引脚INT经电平转换电路SN54LS245J转换与EPM1270连接；输出端通过两个耦合变压器DB3226EX与外部的1553B总线连接；用一个8位的波段开关选择BU-61865的终端地址；16MHz有源晶振作为时钟输入。
[0019]逻辑综合电路包括地址译码和逻辑控制电路。地址译码电路对系统所使用的存储器和BU-61865存储器进行地址选择、译码。逻辑控制电路产生BU-61865所需要的控制信号以及给TMS320C6713提供中断信号、握手信号和插入等待信号。由TMS320C6713和BU-61865向CPLD提供地址线、数据线、中断申请线、中断响应线以及读、写信号线。
[0020]电平转换电路主要完成CPLD与BU-61865之间的电平转换，实现芯片之间电平兼容。本系统采用SN54LS245J，它是兼容IDT70V216的一款总线收发器芯片，采用CMOS工艺，具有三态输出功能，工作电压3.3V和5V，可实现8位双向数据传输功能，并可以实现3.3V和5V信号的转换。
[0021]双口 RAM电路由IDT70V216芯片组成，一个读写端口的地址线和数据线连接到TMS320C6713芯片，读写控制信号连接到CPLD上。另一个读写端口的地址线、数据线及控制信号经电平转换电路SN54LS245J转换之后连接到LBE总线上，与主机进行连接。
[0022]BU-61865芯片电路工作原理:DSP芯片TMS320C6713根据所需功能预先向BU-61865的寄存器模块和存储器模块写入相应的数据，然后通过开始寄存器启动BU-61865，协议控制模块将根据配置的功能控制数据读写模块、编/解码模块和收发器芯片工作。
[0023]DSP芯片把需要发送的数据从双口 RAM IDT70V216中读取出来，并经CPLD控制BU-61865通过1553B总线将数据的发送出去，并读取BU-61865中1553B总线上接收到的数据，写入IDT70V216，供LBE总线其他模块读取使用。
[0024]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例公开如上，然而，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当然会利用揭示的技术内容作出些许更动或修饰，成为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均属于本发明技术方案的范围内。
【主权项】
1.一种基于LBE总线的1553B总线协议模块，其特征在于，包括:DSP最小系统电路、1553B总线接口电路、逻辑综合电路、电平转换电路和双口 RAM ;其中DSP最小系统电路包括DSP芯片、电源芯片、SDRAM存储器和FLASH存储器，DSP芯片与1553B总线接口电路相连接，1553B总线接口电路通过电平转换电路与逻辑综合电路中的CPLD通信，且1553B总线接口电路与外部1553B总线相连，逻辑综合电路中的CPLD分别与DSP芯片和双口 RAM相连，DSP芯片连接到双口 RAM，双口 RAM通过电平转换电路与LBE总线相连接。2.根据权利要求1所述的基于LBE总线的1553B总线协议模块，其特征在于:DSP芯片的信号为TMS320C6713。3.根据权利要求1或2所述的基于LBE总线的1553B总线协议模块，其特征在于:1553B总线接口电路采用BU-61865协议芯片。4.根据权利要求3所述的基于LBE总线的1553B总线协议模块，其特征在于:逻辑综合电路包括地址译码和逻辑控制电路，地址译码电路对系统所使用的TMS320C6713存储器和BU-61865存储器进行地址选择、译码；逻辑控制电路产生BU-61865所需要的控制信号以及将BU-61865产生的中断信号传递给DSP芯片，给TMS320C6713提供中断信号、握手信号、插入等待信号。5.根据权利要求4所述的基于LBE总线的1553B总线协议模块，其特征在于:逻辑综合电路中的CPLD芯片为EPMl270。6.根据权利要求5所述的基于LBE总线的1553B总线协议模块，其特征在于:电平转换电路采用的芯片型号为SN54LS245J。7.根据权利要求1所述的基于LBE总线的1553B总线协议模块，其特征在于:双口RAM采用IDT70V216芯片，双口 RAM的一个读写端口的地址线和数据线连接到TMS320C6713芯片，读写控制信号连接到EPM1270上；另一个读写端口的地址线、数据线及控制信号经电平转换电路SN54LS245J转换之后连接到LBE总线上。8.根据权利要求7所述的基于LBE总线的1553B总线协议模块，其特征在于:BU_61865的中断引脚INT经电平转换电路SN54LS245J转换与EPMl270连接并传递给TMS320C6713 ；输出端通过两个耦合变压器DB3226EX与外部的LBE总线连接。
【专利摘要】一种基于LBE总线的1553B总线协议模块，包括：DSP最小系统电路、1553B总线接口电路、逻辑综合电路、电平转换电路和双口RAM；DSP芯片与1553B总线接口电路相连接，1553B总线接口电路通过电平转换电路与逻辑综合电路中的CPLD通信，且1553B总线接口电路与外部1553B总线相连，逻辑综合电路中的CPLD分别与DSP芯片和双口RAM相连，DSP芯片连接到双口RAM，双口RAM通过电平转换电路与LBE总线相连接。本发明采用BU-61865为总线传输接口提供了丰富的资源，也为设计提供了极大的灵活性与可靠性；CPLD器件外围电路连接简单，使用方便，可以提高系统的维护性和扩展性。
【IPC分类】G06F13/38
【公开号】CN105224486
【申请号】CN201410664783
【发明人】董方程, 张凯, 宁立革
【申请人】天津市英贝特航天科技有限公司
【公开日】2016年1月6日
【申请日】2014年11月20日