于承载从一点到另一点的数字信息的位于计算机内部或外部的任何电缆上。例如，本发明的实施例可用于连接磁盘驱动器。
[0032]图2是示出了在总线的驱动和接收端处的示例信令模块对的框图。具体地，图2示出了通过包括N个信号线的数据总线200可通信地耦合的两个信令模块120，其中N可为任何适当的数字，包括但不限于2、4、16、32、64或128。在某些实施例中，信号线为至少部分地安排在电路板上的带状线或微带线。在某些实施例中，信号线至少部分地安排在S0C、多芯片模块或一个或多个线缆中。进一步地，在某些实施例中，总线200是已治理串扰的编码总线。为了本描述的目的，信令模块120在本文中称为传送模块202和接收模块204。为了清晰起见，传送模块202被示出为包括在传送中使用的组件，而接收模块204被示出为包括在接收中使用的组件。然而，应当理解在某些实施例中，每个信令模块120将包括用于通过数据总线同时传送和接收数据的组件。
[0033]传送模块202包括用于编码要通过总线200传送的数据的一个或多个编码器206。编码器206包括用于从电子组件(未示出)接收数字编码数据的多个数字输入。至编码器的该数字输入在图2中称为“数据A”至“数据N”。编码器的输出206耦合至多个传送器208，它们的每个从编码器206接收信号并在它各自的信号线上传送相应的电压信号。编码器206以消除串扰负面影响并提升信号质量的方式编码通过总线200传送的数据。在某些情况下，编码基于逐个四位组执行。驱动至总线200上的获得的波形由N个电压电平组成，其中N大于2。因此，获得的波形包括比传统二进制波形的电压电平更多的电压电平。例如，在其中4个信号线被编码的情况下，N = 4且4个电压电平可被驱动在总线上。
[0034]接收模块204包括耦合至每一个信号线的接收器210。每个接收器210接收由传送模块202的各自的传送器208传送的模拟信号并提供输入信号至各自的解码器212。解码器212解码通过数据总线200传送的数据并将数字数据传送至接收电子组件(未示出)。接收模块204的每个解码器212与传送模块202的各自编码器206成对出现。接收器210可通过在至接收器的输入处每单位间距(UI)对4个电压电平采样一次并使用具有取决于编码矩阵W的属性的查找表来解码数据以恢复二进制比特流。
[0035]如图2所示，每个编码器206可控制数据总线200的四个信号线。然而，在某些实施例中，每个编码器206可控制任何适当数量的信号线，最多为数据总线200的信号线的总数。在某些实施例中，例如图2所示的实施例，数据总线200被划分至多个编码器/解码器对。在某些实施例中，传送模块包括单个编码器206并且接收模块包括单个解码器212。
[0036]在本描述中，可以参考用作参考点的节点以解释本发明。具体地，节点A是指传送模块202的传送器208的输出，节点B是指接收模块204的接收器210的输入，以及节点C是指在接收模块204处的解码器212的数字输出。
[0037]如下文进一步所描述的，单个编码器206的数据输入(例如，数据A至数据D)被编码，这样来自相邻信号线的串扰变成通过每个单线传送的信号的一部分。在某些实施例中，编码器206使用编码矩阵以产生传送线电压，这样在特定信号线上驱动的线电压是编码器206的所有数字输入的加权总和。该编码调整每个信号线上的电压波形，这样，经过解码，来自相邻线的串扰成为每个各自信号线上的信号的一部分并被解码为原始信号。在某些实施例中，解码器212使用是编码矩阵的转置或逆的解码矩阵解码接收的线电压。作为示例，四个数据编码信号线，线1至线4可被认为是具有三个平衡编码导体和一个一般模式的导体的四个导体。具有在一般模式下运行的一个导体的影响是当与具有平衡编码的其它导体相比时这一个导体将具有较低的最大数据速率。
[0038]图3是由四输入编码器使用的编码过程的数学表示，诸如图2的其中一个编码器206。图2的图300示出了多个数据输入，数据A至数据D，它对应于图2所示的具有相同名称的四个数据输入。图2的图300还示出了多个输出线电压，称为线1电压和线2电压。线1电压表示在图2中称为“线1”的信号线上驱动的电压，以及线2电压表示在图2中称为“线2”的信号线上驱动的电压。将理解的是，四输入编码器还将包括线3电压和线4电压(未不出)。
[0039]如图3所示，编码器可包括加权逻辑和求和逻辑。数据A至数据D是位于编码器输入端的二进制电压电平(例如，1和0)。对于每个线电压，编码器根据特定的加权参数1,,302加权四个数据输入，数据A至数据D的每一个，并且该加权输入然后通过求和器304相加。每个求和器304的输出用于控制传送器以驱动相应的线电压。在编码了输入数据后，每个线电压将正比于耦合至编码器的每个数据输入的加权总和。
[0040]如图3所示，编码基于来自受害者和侵略者线的输入数据信息的加权总和。为了本描述的目的，术语“侵略者线”是指串扰噪声源，而术语“受害者线”是指串扰噪声的接收者。构建编码矩阵从而从侵略者耦合至受害者线的噪声变成信号的一部分从而消除了串扰的负面属性。输入数据信息或者可由输入二进制数据流(逻辑1或0)组成或者可由它们的预驱动电压值组成。这样，加权参数或加权因子取决于具有必须被减轻的足够量串扰的导体数量。权重Wg对于每个输入可以是唯一的并且对于每个考虑的受害者线可为唯一的集合。下标i和j分别指受害者线数量和侵略者线数量。加权参数1,302可根据与图5A和5B相关的预定加权方案进行指定，它们的每个示出了组合为矩阵形式的加权参数。
[0041]图3中示出的过程可在任何适当的硬件中实现，包括逻辑电路、一个或多个配置为执行计算机可读指令的处理器等。此外，虽然图3示出了四输入编码器的图示，但在具有任意适当数量数据输入的编码器中也可使用相同的技术。
[0042]图4是当以受一般模式互连抑制的方式编码四个互连时说明一般模式影响的四眼图400的图示。如本文所述，每个互连包括一个导体，其中每个导体包括一个承载信号的信号线。具体地，示出了线1、线2、线3以及线4的每一个的眼图。眼图(eye diagram)，还称为眼模式(eye pattern)，是用于评价数字信号质量的工具。张开眼模式指示低等级的信号失真。闭合的眼模式指示归因于串扰和其它因素的波形失真。眼图的X轴表示单位间距(UI)而y轴表示振幅。
[0043]四个模拟眼图400的每一个表不具有一英寸长传输线和密集布线的以8千兆传输每秒(GT/s)的数据速率在解码器212的输出端(图2，在节点C处)捕获的长伪随机比特流的信号质量。正如所示出的，线1是与剩下三个互连相比以更低带宽运行的一般模式互连。在8千兆比特每秒(Gb/s)，归因于串扰和其它因素，线1的眼图显著地闭合。如果线
2、线3和线4被强制在由一般模式互连线1决定的最小频率下运行，一大部分带宽可能将不被使用，如对应于与线1相比更开放的线2、线3以及线4的眼图所示。此外，不会实现数据速率性能的显著提高。
[0044]为了获得更高的数据吞吐量，线2、线3和线4并不受一般模式信号线1的低吞吐量的限制。具体地，可使用编码矩阵以应用平衡编码至不是一般模式的信号线的这些线，同时将一般模式信号用作数据速率降低的线。在某些实施例中，一般模式互连可用于较低速度的通信，诸如边带信号。
[0045]图5A是由四输入编码器使用的编码矩阵500，W。虽然编码矩阵500被描述为四输入编码矩阵，然而可使用任意数量的输入。例如，编码矩阵可为N输入编码器，其中N对应于由编码器控制的信号线数。编码矩阵是用于编码由编码器接收的数字数据的加权参数矩阵。编码矩阵的大小将取决于由编码器控制的信号线数。加权参数可被指定为使得由编码器控制的每个信号线间的串扰将被减少，同时仍确保输入编码器的数字数据可由解码器重新生成。
[0046]加权参数可为有正负之分的实数、复数、或者整数并可选择为使得串扰被最小化并且不违反传送器和接收器设备的电压上限。一旦数据被跨信道传送，串扰则被有效从信号中消除并且二进制数据可被恢复。为了最小化串扰，加权参数可根据特定规则进行指定。然而，加权矩阵并不受到一般模式信号的最低数据速率的限制。反而，该权重被应用从而从编码矩阵获得平衡编码的信号线可运行在最大数据速率下，同时将一般模式信号用作减少的数据线。在某些实施例中，指定的一般模式信号线可用于较低速通信，例如边带信号。一般模式信号对应于编码矩阵中具有相同符号(要么正要么负)的加权因子。平衡的已编码信号具有在编码矩阵中相同大小的加权因子。
[0047]图5B是用于四输入编码器的示例编码矩阵。该编码矩阵的第一列对应于一般模式信号，因为此列的每一值都具有相同的符号。在这种情况下，对应于一般模式信号的每一值都为正。在剩余列中的值大小相同但符号各异。剩余列表示平衡编码。相应地，由编码矩阵502表示的四个互连具有三个平衡的已编码互连，它们具有相同的正和负加权因子，以及具有全部是正或负加权因子的一个一般模式互连。该四输入编码矩阵可用于在图2中示出并在图3中表示的四输入编码器206中。应当注意，包括编码矩阵W的值可为任意适当值并无需与图