能够在不唤醒整个AFE的情况下为边带信号进行异步通信，复用器将允许该非核心时钟(UCLK)传送低速信号，诸如唤醒/睡眠握手。在此示例中，可在PISO和分频器之间的逻辑块中完成电平分享。
[0068]图14是接收器物理层(PHY) 1400的示例。在解码器一侧，选通脉冲设置具有延迟线的接收器的时钟以同步四个I/o的组。每个接收器获得相同完整速度时钟以确保从每个高速位接收的串扰被采样并可由接收器后的数字块恢复。在多个实施例中，可选的终止可在接收器中实现。
[0069]通过为用于边带通信的该低速信号诸如上述一般模式信号赋予双重目的，一个四线四位组变为用于串行输入/输出I/O应用的自包含PHY接口，它具有定义的通道以在两个硅片之间传输功率管理和控制信息。虽然已描述了时钟前送架构，然而该理念可应用于一般时钟或甚至嵌入式时钟架构。
[0070]示例1
[0071]这里描述了一种装置。该装置包括多个导体，至少一个导体为一般模式导体。该装置还包括一个编码器，其编码要在多个导体上传送的数据，其中根据一个编码矩阵限制一般模式导体的数据速度并最大化其它导体的数据速度。
[0072]其它导体可具有来自编码矩阵的平衡编码。该一般模式导体可对应于编码矩阵中全部是正或全部是负的权重。可根据多个导体的布线密度限制该一般模式导体。多个导体的四位组至四位组间距可等于多个导体的每个导体间的间距。该装置可包括一个信令模块，其中该信令模块耦合至多个数字输入。该信令模块可包括用于在多个导体上传送和接收数据的组件。该设备的总吞吐量可为至少每秒80千兆比特。该多个导体的路径可位于封装、印刷电路板(PCB)、多芯片模块(MCM)、多芯片封装(MCP)或它们的任意组合上。此外，该多个导体可为带状线或微带线。
[0073]示例2
[0074]这里描述了一种电子设备。该电子设备包括具有多条信号线的总线，其中至少一个信号线为一般模式信号线，该电子设备还包括一个编码器，其编码要在该总线上传送的数据，其中根据一个编码矩阵限制一般模式信号线的数据速度并最大化其它信号线的数据速度。
[0075]其它信号线可具有来自编码矩阵的平衡编码。该一般模式信号线可具有在编码矩阵中的全部是正或全部是负的权重。其它信号线可具有在编码矩阵中的具有相同大小的加权因子。可根据多个信号线的布线密度限制该一般模式信号线。此外，该总线的多个信号线的四位组至四位组间距可等于多个信号线的每个信号线间的间距。该总线的总吞吐量可为至少每秒80千兆比特。该总线可为宽、密集布线总线。此外，该编码矩阵的加权因子可基于每个信号线上的串扰量。该电子设备可为平板PC、超级本、台式计算机或服务器。该电子设备还可为移动电话。
[0076]示例3
[0077]这里描述了一种有形、非短暂性的计算机可读介质。该有形、非短暂性的计算机可读介质包括代码以指示处理器使用加权和来编码在多个数字输入端接收的数据以生成平衡编码数据和一般模式数据。该有形、非短暂性计算机可读介质还包括代码以指示处理器在一个互连的多个导体上传送该平衡编码数据和一般模式数据以最大化该互连上平衡编码数据的带宽并同时限制该互连上一般模式数据的带宽。
[0078]与平衡编码数据相比，该一般模式数据可以更低的速度驱动。一个信令模块可耦合至多个数字输入。互连的布线密度可被提升，并响应于提升布线密度，该信令模块减少一般模式数据的带宽以保持一般模式数据的完整性。编码器可编码该数据，该编码器至少部分基于编码矩阵为在多个数字输入的每个上接收的数据进行加权。此外，该信令模块可包括耦合至该互连的一条导体的解码器，该解码器通过该导体耦合至第二信令模块的编码器并解码从该编码器接收的数据。该解码器可使用一个解码矩阵解码该信号数据，该解码矩阵是一个编码矩阵的转置。该集成电路芯片可为中央处理单元、微控制器、输入/输出集线器、芯片集或数字系统的存储控制集线器(MCH)。此外，该处理器可为图形处理器。
[0079]示例4
[0080]这里描述了实现模式选择平衡编码互连的方法。该方法包括在互连处接收多个数据流，并使用编码矩阵利用加权参数为数据流的每一个加权以生成加权数据流，获得平衡编码数据流和一般模式数据流。该方法还包括以最大数据速率传送平衡编码数据流以及以受限数据速率传送一般模式数据流。
[0081]该一般模式数据流的受限数据速率可基于总线的布线密度。平衡编码数据流的最大数据速率可为保持数据流完整性的数据速率。可使用互连的导体的最大带宽传送该平衡编码数据流。该方法还可包括接收平衡编码数据流和一般模式数据流，并解码该平衡编码数据流和一般模式数据流。此外，可为解码矩阵获取加权参数，解码矩阵是编码矩阵的加权参数的转置或逆。该编码矩阵可包括用于一般模式数据流的全部是正或全部是负的加权参数。此外，该编码矩阵可包括用于平衡编码数据流的相同大小的加权参数。该互连可为密集布线互连。该互连还可包括一个信令模块。
[0082]示例5
[0083]这里描述了一种系统。该系统包括具有多个密集布线信号线的总线。该系统还包括耦合至多个数字输入的第一传送模块，该第一传送模块编码在多个数字输入接收的数据，其中该编码的数据是平衡编码数据或一般模式数据，并且以最大数据速率传送该平衡编码数据。
[0084]可以取决于多个密集布线信号线的受限数据速率传送该一般模式数据。该第一传送模块可包括编码器以编码数据，该编码器至少部分基于一个编码矩阵为在多个数字输入的每一个上接收的数据进行加权。该编码矩阵可包括要应用于平衡编码数据的相同大小的加权因子。该编码矩阵还可包括要应用至一般模式数据的全部是正值或全部是负值的加权因子。一个解码器可耦合至该总线的多个密集布线信号线，该解码器使用一个解码矩阵解码通过总线接收的该平衡编码数据或和一般模式数据，该解码矩阵是编码矩阵的转置或逆。
[0085]示例6
[0086]这里描述了一种装置。该装置包括多个导体。该装置还包括编码在多个数字输入处接收的数据的装置，其中根据一个编码矩阵已编码数据在该多个导体上传送并且限制一般模式导体的数据速度以及最大化平衡编码导体的数据速度。
[0087]编码在多个数字输入处接收的数据的装置可为信令模块。该一般模式导体可对应于编码矩阵中的全部是正或全部是负的权重。此外，可根据多个导体的布线密度限制该一般模式导体。多个导体的四位组至四位组间距可等于多个导体的每个导体间的间距。该信令模块可包括用于在多个导体上传送和接收数据的组件。多个导体的总吞吐量至少为每秒80千兆比特。该多个导体的路径可位于封装、印刷电路板(PCB)、多芯片模块(MCM)、多芯片封装(MCP)或它们的任意组合上。此外，该多个导体可为带状线或微带线。
[0088]虽然已参照有限数量的实施方式描述了本发明，然而本领域技术人员将理解来自于它们的大量修改和变化。附加的权利要求意图覆盖落入本发明的真实精神和范围内的所有这些修改和变化。
[0089]—种设计可经历多个阶段，从创建至模拟至制造。表示设计的数据可以多种方式表示该设计。首先，如在模拟中有用的，可使用硬件描述语言或其它功能描述语言表示硬件。此外，可在设计过程的某些阶段中制造具有逻辑和/或晶体管门的电路级模型。此外，在某些阶段的大多数设计达到表示硬件模型中多种设备的物理布置的数据水平。在使用传统半导体制造技术的情况下，表示硬件模型的数据可为指定在用于掩模不同掩模层上存在或不存在多种特征的数据，该掩模用于制造该集成电路。在该设计的任何表示中，该数据可存储在任意形式的机器可读介质中。一个存储器或磁或光存储诸如光盘可为计算机可读介质，用于存储通过光或调制的电波传送的信息或否则产生以传送这一信息。当指示或承载该代码或设计的电载波被传送，到电信号的拷贝、缓冲或重新传送被执行的程度，则产生了新副本。因此，通信供应商或网络供应商可至少暂时地将实现本发明的实施例的技术的商品存储在有形、机器可读介质上，该商品例如为编码在载波中的信息。
[0090]这里使用的模块是指硬件、软件和/或固件的任意组合。例如，模块包括硬件，诸如与非短暂性介质相关的微控制器，该非短暂性介质存储适于由该微控制器执行的代码。因此，在一个实施例中，提及的模块是指硬件，它被具体配置为识别和/或执行要在非短暂性介质上保存的代码。此外，在另一实施例中，使用的模块是指非短暂性介质，包括具体适于由微控制器执行以执行预定操作的代码。并且可推断出，在另一实施例中，术语模块(在此示例中)可能是指微控制器和非短暂性介质的组合。通常被说明为独立的模块的界限一般是变化的并且潜在地相互重叠。例如，第一和第二模块可共享硬件、软件、固件或它们的组合，同时潜在地保持一些独立的硬件、软件或固件。在一个实施例中，使用的术语逻辑包括硬件，诸如晶体管、寄存器或其它硬件，诸如可编程逻辑设备。
[0091]在一个实施例中，使用的短语“用于”或“配置为”是指安排、放在一起、制造、提供以销售、进口和/或设计装置、硬件、逻辑或元件以执行指定的或确定的工作。在这一示例中，并不运行的装置或其元件仍“配置为”执行指定的工作，如果它被设计、耦合和/或互连以执行所述指定的工作的话。作