为仅为说明的一个示例，一个逻辑门可在操作过程中提供0或1。然而“配置为”提供允许信号至时钟的一个逻辑门并不包括可提供1或0的每个潜在的逻辑门。作为替代的，该逻辑门以在操作过程中1或0输出要允许该时钟的某种方式耦合。再次注意术语“配置为”的使用并不需要操作，而是代替地集中于装置、硬件和/或元件的潜在状态，其中在该潜在状态下该装置、硬件和/或元件被设计为当该装置、硬件和/或元件运行时执行特定任务。
[0092]此外，在一个实施例中，使用的短语“能够”和/或“可操作”是指以能够以指定方式使用该装置、逻辑、硬件和/或元件的方式设计的某些设备、逻辑、硬件和/或元件。如上文所述应注意，在一个实施例中，为能够或可操作的使用是指装置、逻辑、硬件和/或元件的潜在状态，其中该装置、逻辑、硬件和/或元件并不在运行中而是以使得能够以指定方式使用该装置的这一方式进行设计。
[0093]这里所使用的值包括数字、状态、逻辑状态或二进制逻辑状态的任何已知的表示。通常，逻辑水平、逻辑值或逻辑值的使用同样是指1和0，这简单地表示了二进制逻辑状态。例如，1是指高逻辑水平以及0是指低逻辑水平。在一个实施例中，存储单元，诸如晶体管或闪存单元，可能能够保持单个逻辑值或多个逻辑值。然而，计算机系统中值的其它表示已被使用。例如，十进制数十也可表示为二进制值1010以及十六进制字符A。因此，值包括能够保持在计算机系统中的信息的任何表示。
[0094]此外，状态可由值或部分值进行表示。例如，第一值，诸如逻辑1，可表示默认或初始状态，而第二值，诸如逻辑0，可表示非默认状态。此外，在一个实施例中，术语重置或设置，分别是指默认和更新的值或状态。例如，默认值潜在包括高逻辑值，即重置，而更新的值潜在包括低逻辑值，即设置。应注意，值的任意组合可用于表示任意数量的状态。
[0095]上文提出的方法、硬件、软件、固件或代码集合的实施例可通过可由处理元件执行的存储在机器可访问、机器可读、计算机可访问或计算机可读介质上的指令或代码实现。非短暂性计算机可访问/可读介质包括以由诸如计算机或电子系统的机器可读的方式提供(即，存储和/或传送)信息的任何机制。例如，非短暂性机器可访问介质包括随机存取存储器(RAM)、例如静态RAM (SRAM)或动态RAM (DRAM) ;R0M ;磁或光存储介质；闪存设备；电存储设备；光存储设备；声存储设备；用于保持从暂时(传播)信号(例如，载波、红外信号、数字信号)接收的信息的其它形式的存储设备等，它们与可从中接收信息的非短暂性介质不同。
[0096]用于编程逻辑以执行本发明的实施例的指令可存储在系统的存储器内，例如DRAM、缓存、闪存或其它存储器。此外，该指令可通过网络或借助其它计算机可读介质进行分发。因此，计算机可读介质可包括用于以机器(例如计算机)可读的形式存储或传送信息的任何机制，但并不限于，软盘、光盘、压缩磁盘、只读存储器(CD-ROM)以及磁光盘、只读存储器(R0M)、随机存取存储器(RAM)、可擦除可编程只读存储器(EPR0M)、电可擦除可编程只读存储器(EEPR0M)、磁或光卡、闪存、或者通过电、光、声或其它形式的传播信号(例如载波、红外信号、数字信号等)跨越因特网的信息传输中使用的有形的机器可读存储器。因此，计算机可读介质包括适于存储或传送可由机器(例如计算机)读取的形式的电子指令或信息的任意类型的有形计算机可读介质。
[0097]贯穿本说明书的对“一个实施例”或“一实施例”的引用是指包括在本技术的至少一个实施例中与该实施例相关地进行描述的特定特征、结构或特性。因此，在贯穿本说明书的多个位置中出现的短语“在一个实施例中”或“在一实施例中”并不必须所有都是指同一实施例。此外，在一个或多个实施例中，该特定特征、结构、或特性可以任何适当的方式进行组合。
[0098]在前述说明中，已经参考特定示例性实施例给出了详细描述。然而明显的是如在附加的权利要求中所提出的在不脱离本发明的较宽精神和范围的情况下可对其作出各种修改和变化。因此，应以说明而不是限制的方式看待该说明书和附图。此外，上述对实施例和其它示例性语言的使用并不必须是指相同实施例或相同示例，而可能是指不同和有区别的实施例，以及潜在的相同实施例。
【主权项】
1.一种装置，包括: 多个导体，其中至少一个导体为一般模式导体； 一个编码器，用于编码要在所述多个导体上传送的数据，其中根据一个编码矩阵限制所述一般模式导体的数据速度并最大化其它导体的数据速度。2.根据权利要求1所述的装置，其中所述其它导体具有来自所述编码矩阵的平衡编码。3.根据权利要求1所述的装置，其中所述一般模式导体对应于所述编码矩阵中的全部是正或全部是负的权重。4.根据权利要求1所述的装置，其中根据所述多个导体的布线密度限制所述一般模式导体。5.根据权利要求1所述的装置，其中所述多个导体的四位组至四位组间距等于所述多个导体的每个导体间的间距。6.根据权利要求1所述的装置，包括信令模块，其中所述信令模块耦合至多个数字输入。7.根据权利要求1所述的装置，其中所述多个导体布线于封装、印刷电路板(PCB)、多芯片模块(MCM)、多芯片封装(MCP)或它们的任意组合上。8.一种电子设备，包括: 总线，包括多个信号线，其中至少一个信号线是一般模式信号线； 编码器，用于编码要在所述总线上传送的数据，其中根据一个编码矩阵限制所述一般模式信号线的数据速度并最大化其它信号线的数据速度。9.根据权利要求8所述的电子设备，其中所述其它信号线具有来自所述编码矩阵的平衡编码。10.根据权利要求8所述的电子设备，其中所述一般模式信号线具有在所述编码矩阵中的全部是正或全部是负的加权因子。11.根据权利要求8所述的电子设备，其中所述其它信号线具有在所述编码矩阵中的相同大小的加权因子。12.根据权利要求8所述的电子设备，其中根据所述多个信号线的布线密度限制所述一般模式信号线。13.根据权利要求8所述的电子设备，其中所述总线的所述多个信号线的四位组至四位组间距等于所述多个信号线的每个之间的间距。14.一种有形、非短暂性的计算机可读介质，包括代码以指示处理器: 使用加权和来编码在多个数字输入处接收的数据以生成平衡编码数据和一般模式数据；以及 在互连的多个导体上传送所述平衡编码数据和一般模式数据以在所述互连上最大化所述平衡编码数据的带宽同时限制所述互连上所述一般模式数据的带宽。15.根据权利要求14所述的有形、非短暂性的计算机可读介质，其中当与所述平衡编码数据相比时，所述一般模式数据以较低的速度驱动。16.根据权利要求14所述的有形、非短暂性的计算机可读介质，进一步包括耦合至多个数字输入的信令模块。17.根据权利要求14所述的有形、非短暂性的计算机可读介质，其中提高所述互连的布线密度，并响应于提高所述布线密度，所述信令模块减少所述一般模式数据的所述带宽以保持所述一般模式数据的完整性。18.根据权利要求14所述的有形、非短暂性的计算机可读介质，包括用于编码所述数据的编码器，所述编码器至少部分地基于一个编码矩阵对在所述多个数字输入的每一个上接收的所述数据加权。19.根据权利要求14所述的有形、非短暂性的计算机可读介质，其中所述信令模块包括耦合至所述互连的一个导体的解码器，所述解码器通过所述导体耦合至第二信令模块的编码器并解码从所述编码器接收的数据。20.一种实现模式可选平衡编码互连的方法，包括: 在所述互连处接收多个数据流； 使用编码矩阵利用加权参数对所述数据流每个进行加权以产生加权数据流，结果产生平衡编码数据流和一般模式数据流；以及 以最大数据速率传送所述平衡编码数据流并以受限数据速率传送所述一般模式数据流。21.根据权利要求20所述的方法，其中所述一般模式数据流的所述受限数据速率基于总线的布线密度。22.根据权利要求20所述的方法，其中所述平衡编码数据流的所述最大数据速率是保持数据流完整性的数据速率。23.根据权利要求20所述的方法，其中使用所述互连的一个导体的最大带宽传送所述平衡编码数据流。24.根据权利要求20所述的方法，包括: 接收所述平衡编码数据流和一般模式数据流；以及 解码所述平衡编码数据流和一般模式数据流。25.根据权利要求20所述的方法，包括为解码矩阵获取加权参数，所述解码矩阵是编码矩阵的加权参数的转置或逆。
【专利摘要】本发明涉及一种模式选择平衡编码互连。本文描述了一种装置。该装置包括多个导体，其中至少一个导体为一般模式导体。该装置还包括一个编码器以编码要在该多个导体上传送的数据，其中根据一个编码矩阵限制该一般模式导体的数据速度并最大化其它导体的数据速度。
【IPC分类】G06F15/16, G06F13/40, G06F13/42
【公开号】CN105302764
【申请号】CN201510450907
【发明人】M·W·勒德迪格, S·H·哈尔, C·斯里拉马, O·B·奥鲁瓦弗米, A·赞特诺拉米雷兹, M·C·法科纳
【申请人】英特尔公司
【公开日】2016年2月3日
【申请日】2015年6月26日
【公告号】DE102015008137A1, US20160026597