值的扫描速率的速率传输至DCS控制器19。
[0054]因为由机械健康监视模块10生成的标量值由DCS控制器19读取，所以由DCS控制器19中以与任何其他DCS数据相同的方式运行的软件来处理它们。DCS控制器19的一个主要功能是将标量值与警报限制进行比较。如果超过该限制，则生成警报。DCS控制器19内的逻辑还可确定是否应当基于警报条件来采取任何动作，例如关闭继电器。DCS控制器19还可以以软件的方式来执行包括报警继电器逻辑、表决和时间延迟在内的操作。优选地，DCS控制输出，例如继电器输出和4mA至20mA的成比例输出，由DCS的标准输出模块23驱动。批量预测数据在LGC宿主机处理器48中被格式化，并通过以太网端口 52a传输至机器健康管理(MHM)分析计算机54，用于详细分析和显示。批量保护数据也在LGC主机处理器48中被格式，但是通过单独的以太网入口 52b传输至DCS操作器计算机60。
[0055]在一些优选实施方案中，DCS操作器计算机60包括用于显示从DCS控制器19输出的振动参数和其他机器操作数据(压力、温度、速度、警报条件等)的接口。
[0056]图2中描绘了现场数字FPGA 36的单一通道的功能框图。一个优选实施方案包括具有与图2中描述的一个通道相同的布局的其他七个通道。如在下文中更详细描述的，所述通道数字波形数据可路由通过多个数字滤波器和集成阶段，然后转换成振动总体值或打包为“批量”时间波形，用于由LGC卡16上运行的软件进行进一步分析或者用于传输至DCS软件或MHM软件。
[0057]如图2所示，ADC接口 70接收该连续的八个通道，通过连接器34(图1中示出)对来自现场模拟卡12的ADC 28的数据进行同时采样。该数据优选为串行外围接口(SPI)格式中的多路复用的同步串行数据流的形式。ADC接口 70将该数据流去多路复用成八个分离的通道数据流。
[0058]虽然所有八个通道都可用于振动信号处理，但是在一个优选实施方案中，可使用该八个通道中的两个来进行转速计测量处理。每个转速计测量通道优选包括:
[0059]-单触发(one-shot)110，其为可编程的触发器“消隐”功能，提供对具有过度抖动或噪音的转速计脉冲串的噪音去除；
[0060]-除以N(divide-by-N)111，其为分配由齿轮和密码轮产生的转速计信号的脉冲速率的可编码脉冲分配器；
[0061]-反向旋转检测器112，其通过将两个转速计脉冲信号的相位进行比较来确定轴旋转的方向；
[0062]-RPM指示器115，其将转速计脉冲流的RPM计算为标量总体值。
[0063]-零速检测器113，当转速计在可编程间隔例如0.ls、ls、10s或100s中已经不活跃时，其提供“零速”指示；以及
[0064]-超速检测器114，当转速计超过固定的2KHz或62KHz阈值时，其提供“超速”指示。在一些可选实施方案中，该阈值可为可编程的。
[0065]继续参照图2，FPGA 36中的八个独立的并行信号处理通道中的每一个优选包括以下组件:
[0066]-用于DC闭锁的高通滤波器72，其优选设置为0.01Hz、0.1Hz、1Hz或10Hz，并且可基于开关74的位置针对下文描述的集成器来选择或忽略该高通滤波器72 ;
[0067]-两阶段的数字波形集成，包括第一集成器76和第二集成器78，其提供这样的数据单位转换:从加速度到速度、从加速度到位移或从速度到位移；
[0068]-数字跟踪带通滤波器82，如在下文中更详细描述，其具有由转速计频率或多个转速计频率设置并且基于开关80的位置而接收为“输入”数据流(不集成)、单一集成数据流或双集成数据流输入的带通中心频率；以及
[0069]-标量总体测量计算块88至100，其如下文所述来确定几个不同的波形标量总体值。
[0070]在该优选实施方案中，数字跟踪带通滤波器82的目的是提供具有由选择的转速计输入的RPM确定的中心频率的窄(高Q)带通响应。所述中心频率还可为选择的转速计RPM的整数倍。当波形通过该滤波器时，保留仅与所监视的机器转速的倍数对应的振动组成。当通过相应的FPGA计算块(88、90或92)来计算所得波形的RMS标量值、峰标量值或峰-峰标量值时，结果与通过LGC 16的应用固件中执行的“nX峰”计算所返回的值相同。因为该标量计算被执行为连续方法，而不是在固件中完成的计算，所以其比固件中以更低的速率产生的相应值更适于作为“关闭参数”。该测量的一个应用是监视一般需要用于监视的跟踪滤波器功能的航空衍生涡轮。
[0071]对于所述标量总体值中的一些而言，从其计算这些值的个体数据类型可选自基于开关84a至84d的位置的输入数据流、单一集成数据流、双集成数据流、高通滤波(DC闭锁)数据流或跟踪过滤器数据。此外，所述标量总体通道中的一些具有可单独编程的低通滤波器88a至88d。在该优选实施方案中，这些标量总体值独立于并且并行于用于预测或保护的时间波形生成。这些标量总体测量计算块优选包括:
[0072]-RMS块88，其确定时间波形的RMS值，其中RMS的集成时间可优选设置为0.01s、0.1s、Is 或 10s ；
[0073]-峰块90，其确定相对于波形平均值的正波形峰值或负波形峰值中的更大者，所述波形平均值优选在由转速计时间或可编程时间延迟确定的时间内测量；
[0074]-峰-峰块92，其在由转速计时间或可编程时间延迟确定的时间内确定波形峰-峰值；
[0075]-绝对+/-峰块94，其确定相对于测量范围零点的最大正信号波形偏移值以及最大负信号波形偏移值，所述零点优选在由转速计时间或可编程时间延迟确定的时间内测量;
[0076]-DC块96，其确定时间波形的DC值，该值具有优选设置为0.01Hz、0.1HzUHz或10Hz的测量范围；以及
[0077]-PeakVue?块100，其确定如Robinson等名下的美国专利N0.5，895，857中描述(通过引用并入本文)的表示经过滤的峰值以及全波整流的PeakVue?波形，其优选在由转速计时间或可编程时间延迟确定的时间内测量。在功能块98中实施全波整流和峰保持功能。还将来自块98的PeakVue?波形提供为对本文描述的预测时间波形和保护时间波形处理的可选择输入。
[0078]FPGA36的预测时间波形处理区段116提供了用于任何预测监视功能的连续过滤时间波形。提供了独立的低通滤波器/分波器104a，以使预测时间波形可为与保护时间波形不同的带宽。波形上采样块106提供了用于例如时间同步平均(TSA)或阶次跟踪等分析类型的数据速率放大倍数。对预测时间波形处理区段的输入116可选自基于开关102a的位置的输入数据流、单一集成数据流、双集成数据流、高通滤波(DC闭锁)数据流或PeakVue?数据流。
[0079]FPGA 36的保护时间波形区段118提供了用于保护监视功能的连续过滤时间波形。提供了独立的低通滤波器/分波器104b，以使保护时间波形可为与预测时间波形不同的带宽。对保护时间波形处理区段的输入118可选自基于开关102b的位置的输入数据流、单一集成数据流、双集成数据流、高通滤波(DC闭锁)数据流或PeakVue?数据流。
[0080]一些优选实施方案提供了瞬时数据收集，其中可针对发送至外部的数据存储从各信号处理通道收集连续的并行时间波形。优选将瞬时波形固定于带宽中，并且从保护时间波形数据流收集瞬时波形。
[0081]如图1所示，标量总体值以及数字过滤的时间波形通过LGC接口 38至LGC逻辑板16，用于通过DCSI/0背板18进一步处理并传输至DCS控制器19，或通过以太网端口至在MHM数据分析计算机54上运行的外部软件应用。
[0082]图3描绘了由DCS控制器19执行的控制逻辑例程(在本文中还称为控制片)的一个例子。在一些优选实施方案中，将控制片调度为通过在控制器19中运行的DCS软件以预定速率—例如1秒、0.1秒或0.01秒—来执行。因为执行了控制振动过程的控制片，所以以控制片的执行速率从DCSI/0总线18扫描标量总体振动值，并生成输出值。
[0083]由控制片执行的逻辑功能优选包括:
[0084]-表决逻辑