一种计算机主板pci总线监控装置的制造方法
【技术领域】
[0001]本发明涉及一种计算机主板PCI总线监控装置。
【背景技术】
[0002]目前，PCI总线协议监控装置主要是监控测量计算机主板PCI总线正常发送数据到目标设备的时序和目标设备正常回送数据到计算机主板PCI总线时的时序是否符合PCI总线协议的标准，而不能对目标设备错误回送数据到计算机主板PCI总线的时序进行监控及测量。因此，目前PCI总线协议监控装置不能确定计算机主板是否能对PCI设备错误时序的数据传输做出相应的响应。
[0003]故开发出一种既能对计算机主板PCI总线和目标设备正常交换数据的时序进行监控及测量、又能对目标设备错误回送数据到计算机主板PCI总线的时序进行监控及测量的PCI总线协议监控装置对于计算机产业的诸如研发或制造等方面有着一定的重要意义。
【发明内容】
[0004]为解决上述现有的缺点，本发明的主要目的在于提供一种实用的计算机主板PCI总线监控装置，即可对计算机主板PCI总线和目标设备正常交换数据的时序进行监控及测量，还可对目标设备错误回送数据到计算机主板PCI总线的时序进行监控及测量。
[0005]为达成以上所述的目的，本发明的一种计算机主板PCI总线监控装置采取如下技术方案:
一种计算机主板PCI总线监控装置，包括PCI地址数据缓存模块、PCI指令缓存模块、奇偶校验指令模块、参数配置寄存器、从设备逻辑控制模块、主设备逻辑控制模块、先进先出电路缓存模块、直接存储器存取模块、时序检测逻辑控制模块、液晶控制和显示模块、内存控制模块、内存模块、错误时序控制模块和手动控制开关模块，其特征在于，PCI地址数据缓存模块用于PCI总线协议监控装置和PCI总线进行地址数据交换，PCI地址数据缓存模块、PCI指令缓存模块、奇偶校验模块与该参数配置寄存器、从设备逻辑控制模块、主设备逻辑控制模块连接，可进行数据交换，PCI指令缓存模块及所述奇偶校验模块用于PCI总线协议监控装置和PCI总线进行指令交换，手动控制开关模块、错误时序控制模块、参数配置寄存器及从设备逻辑控制模块或主设备逻辑控制模块依次连接，从设备逻辑控制模块、时序检测逻辑控制模块及液晶控制和显示模块依次连接，主设备逻辑控制模块连接直接存储器存取模块，两者可进行数据交换，从设备逻辑控制模块或主设备逻辑控制模块和先进先出电路缓存模块、内存控制模块以及内存模块依次连接，手动控制开关模块可手动设置一高电平和低电平的组合信号，经由错误时序控制模块产生错误时序，并通过参数配置寄存器使该主设备逻辑控制模块产生错误读时序到PCI总线。
[0006]该装置还可对目标设备于错误时序回送数据给计算机主板进行监控及测量，可插置于计算机主板的PCI插槽中，且其信号引脚与该PCI插槽信号引脚一一对应，其可监控计算机主板PCI总线和目标设备正常交换数据的时序是否符合PCI协议的标准。
[0007]采用如上技术方案的本发明，具有如下有益效果:
本发明不仅可监控计算机主板PCI总线和目标设备正常交换数据的时序是否符合PCI协议的标准，还可对目标设备异常回送数据到计算机主板PCI总线的时序进行监控及测量。
【附图说明】
[0008]图1为本发明的功能模块结构图。
【具体实施方式】
[0009]为了进一步说明本发明，下面结合附图进一步进行说明:
如图1所示，该PCI总线协议监控装置100插置于计算机主板PCI总线500之插槽上，该监控装置100与该PCI总线500插槽之信号引脚一一对应。该监控装置100上包含PCI地址数据缓存模块110、PCI指令缓存模块120及奇偶校验模块130，其中PCI地址数据缓存模块110负责监控装置100与PCI总线500进行地址数据交换，PCI指令缓存模块120及该奇偶校验模块130负责该监控装置100与PCI总线500进行指令交换。
[0010]该监控装置100还包含参数配置寄存器210、从设备逻辑控制模块220及主设备逻辑控制模块，上述PCI地址数据缓存模块110、PCI指令缓存模块120及奇偶校验模块130同参数配置寄存器210、从设备逻辑控制模块220及主设备逻辑控制模块230相互连接。[0011 ] 从设备逻辑控制模块220还连接有一时序检测逻辑控制模块310，该时序检测逻辑控制模块310又连接一液晶显示和控制模块410。
[0012]监控装置100上又设置有一先进先出电路缓存模块320，其负责与从设备逻辑控制模块220和主设备逻辑控制模块230进行数据交换，其还连接一内存控制模块420，内存控制模块420连接一内存模块430。
[0013]另外，监控装置100上设置有一手动控制开关模块450，手动控制开关模块450连接一错误时序控制模块440，该错误时序控制模块440连接到上述该参数配置寄存器210。
[0014]当PCI总线500对监控装置100写资料时，即PCI总线500发送数据给该监控装置100时，从设备逻辑控制模块220通过先进先出电路缓存模块320和内存控制模块420将数据写到内存模块430。并且，时序检测逻辑控制模块310依据从设备逻辑控制模块220传送过来的指令字节使能信号#C/BE来判断执行的动作，并藉由液晶控制和显示模块410将结果显示出来。
[0015]i#C/BE=f bOOll，输出显示“执行 I/O 写”。
[0016]i#C/BE=f b0010，输出显示“执行 I/O 读”。
[0017]当#C/BE=4' b0110且该监控装置100之信号#FRAME为低电平时，输出显示“执行32位多字节内存读”。
[0018]当#C/BE=4' b0110且该监控装置100之信号#FRAME为高电平时，输出显示“执行32位多字节内存读”。
[0019]i#C/BE=f blOll输出显示“配置写”。当#C/BE=f bl010输出显示“配置读”。
[0020]i#C/BE=4' bOlll且该监控装置100之信号#FRAME为低电平时，输出显示“执行32位多字节内存写”。
[0021]当#C/BE=4' bOlll且该监控装置100之信号#FRAME为低电平时，输出显示“执行32位多字节内存写”。
[0022]数据传输出现中止时，该监控装置100将通过其上的信号#FRAME、#IRDY、#DEVSEL、#ST0P以及#TRDY之电平高低来判断总线中止的类型，另，该信号#FRAME、#IRDY、#DEVSEL、#ST0P以及#TRDY都为低电平有效、高电平无效，判断逻辑如下:
1、在计算机系统第一个时钟，信号#FRAME无效，信号#IRDY有效，表明最后一个数据段正在进行