芯片的存储单元10采用三维立体式堆叠形成；大大提高了存储单元10的存储容量，提高了三维神经网络芯片的集成度，同时降低了存储单元10的生产成本。
[0032]作为进一步优选实施方案，上述的三维神经网络芯片，其中:所述运算单元20采用三维立体式堆叠形成。在存储单元10采用三维立体式堆叠形成的基础之上，所述运算单元20也采用三维立体式堆叠形成，大大提高了存储单元10的存储容量，同时也提高了运算单元20的运算效率，进一步提高了三维神经网络芯片的集成度，
[0033]继续参考如图2所示，作为进一步优选实施方案，上述的三维神经网络芯片，其中:所述运算单元20以所述存储单元10为中心沿所述运算单元20外围堆叠形成。
[0034]如图3所示，，作为进一步优选实施方案，上述的三维神经网络芯片，其中:所述存储单元10堆叠设置于所述运算单元20上端。
[0035]作为进一步优选实施方案，上述的三维神经网络芯片，其中:所述存储单元采用N型晶体管和P型晶体管通过堆叠形成。
[0036]作为进一步优选实施方案，上述的三维神经网络芯片，其中:所述运算单元采用N型晶体管和P型晶体管通过堆叠形成。
[0037]作为进一步优选实施方案，上述的三维神经网络芯片，其中:所述运算单元预存储有加法运算结果组合，通过一逻辑单元于加法运算结果组合中查询与逻辑条件相匹配的加法运算结果并形成查询结果，所述查询结果接合所述权重因子形成所述输出结果。将有限位宽的加法所有可能组合存储在运算单元里面，然后用N型和P型晶体管实现的控制逻辑查询已存储的结果即可完成计算部件的功能。
[0038]例如，一个8位二进制数的加法，加法运算结果组合只需要256*256*9或者不到1Mb的存储空间。在实际运算过冲中，先通过逻辑单元于加法运算结果组合获取相应的查询结果，然后对查询结果进行运行形成输出结果。
[0039]作为进一步优选实施方案，上述的三维神经网络芯片，其中:所述运算单元预存储有乘法运算结果组合，通过一逻辑单元于所述乘法运算结果组合中查询与逻辑条件相匹配的所述乘法运算结果并形成查询结果，所述查询结果接合所述权重因子形成所述输出结果。将有限位宽的乘法所有可能组合存储在运算单元里面，然后用N型和P型晶体管实现的控制逻辑查询已存储的结果即可完成计算部件的功能。
[0040]例如，一个8位二进制数的乘法，加法运算结果组合只需要256*256*16或者1Mb的存储空间。在实际运算过冲中，先通过逻辑单元于加法运算结果组合获取相应的查询结果，然后对查询结果进行运行形成输出结果。
[0041]作为进一步优选实施方案，上述的三维神经网络芯片，其中:所述运算单元预存储有加法运算结果组合和乘法运算结果组合，通过一逻辑单元于加法运算结果组合和乘法运算结果组合中查询与逻辑条件相匹配的加法运算结果、和/或所述乘法运算结果并形成查询结果，所述查询结果接合所述权重因子形成所述输出结果。
[0042]以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
【主权项】
1.一种三维神经网络芯片，其特征在于:包括， 存储单元，所述存储单元采用三维立体式堆叠形成，用以存储权重因子； 运算单元，连接所述存储单元，接收所述权重因子，并根据外部输入的数据结合所述权重因子计算形成一计算结果输出。2.根据权利要求1所述的三维神经网络芯片，其特征在于:所述运算单元采用三维立体式堆叠形成。3.根据权利要求1所述的三维神经网络芯片，其特征在于:所述运算单元以所述存储单元为中心沿所述运算单元外围堆叠形成。4.根据权利要求1所述的三维神经网络芯片，其特征在于，所述存储单元堆叠设置于所述运算单元上端。5.根据权利要求1所述的三维神经网络芯片，其特征在于，所述存储单元采用N型晶体管和P型晶体管通过堆叠形成。6.根据权利要求1所述的三维神经网络芯片，其特征在于，所述运算单元采用N型晶体管和P型晶体管通过堆叠形成。7.根据权利要求1所述的三维神经网络芯片，其特征在于，所述运算单元预存储有加法运算结果组合，通过一逻辑单元于加法运算结果组合中查询与逻辑条件相匹配的加法运算结果并形成查询结果，所述查询结果接合所述权重因子形成所述输出结果。8.根据权利要求1所述的三维神经网络芯片，其特征在于，所述运算单元预存储有乘法运算结果组合，通过一逻辑单元于所述乘法运算结果组合中查询与逻辑条件相匹配的所述乘法运算结果并形成查询结果，所述查询结果接合所述权重因子形成所述输出结果。9.根据权利要求1所述的三维神经网络芯片，其特征在于，所述运算单元预存储有加法运算结果组合和乘法运算结果组合，通过一逻辑单元于加法运算结果组合和乘法运算结果组合中查询与逻辑条件相匹配的加法运算结果、和/或所述乘法运算结果并形成查询结果，所述查询结果接合所述权重因子形成所述输出结果。
【专利摘要】本发明涉及半导体器件制造技术领域，尤其涉及一种三维神经网络芯片。包括，存储单元，所述存储单元采用三维立体式堆叠形成；用以存储权重因子，运算单元，连接所述存储单元，接收所述权重因子，并根据外部输入的数据结合所述权重因子计算形成一计算结果输出。与现有技术相比，本发明的优点是：本申请中，三维神经网络芯片的存储单元采用三维立体式堆叠形成；大大提高了存储单元的存储容量，提高了三维神经网络芯片的集成度，同时降低了存储单元的生产成本。
【IPC分类】G06N3/06
【公开号】CN105404925
【申请号】CN201510734024
【发明人】易敬军, 陈邦明
【申请人】上海新储集成电路有限公司
【公开日】2016年3月16日
【申请日】2015年11月2日