单芯片网络转多串口装置制造方法
【专利摘要】本实用新型公开了一种单芯片网络转多串口装置，由ARM9处理器、FPGA、网络接口电路逻辑集成在一个芯片上构成，ARM9处理器和FPGA通过AXI总线连接；FPGA内置多串口并与多串口接口连接。所述网络接口电路采用百兆、千兆自适应网络电路。所述芯片为xilinxZYNQ的SOC芯片。本实用新型将MCU和接口芯片所实现的功能在一颗单芯片上完成，从而将原本在外部的芯片与芯片之间的总线迁移到单芯片的内部，获得更高的数据交换速度和带宽；同时引入千兆以太网络接口，提供更高的上下行数据通路和数据吞吐量；硬件设计简单、功耗低、稳定性高、系统延迟低、高速网络。
【专利说明】单芯片网络转多串口装置
【技术领域】
[0001]本实用新型涉及一种单芯片网络转多串口装置，适用于需要大量串口数据采集的场合或者需要大量串口接口设备控制的场合。
【背景技术】
[0002]现有的网络多串口服务器均采用“MCU+接口芯片”，或者“MCU+FPGA〃的实现方式，至少要用两颗芯片或两颗以上芯片方可实现所需的功能，如使用串口接口芯片或者FPGA芯片，类似16550芯片，完成串口接口的扩展功能，MCU则部分负责网络数据传输，同时和接口芯片或者FPGA进行串口数据交互，该设计方法由于存在多颗芯片连接并且协作完成，芯片与芯片之间必须通过电路板上的外部走线进行连接，连接速度、带宽成为整个设计的瓶颈，导致扩展的串口数量受限，同时影响系统稳定性。
实用新型内容
[0003]为克服现有技术中存在的问题，本实用新型的目的在于提供一种单芯片网络转多串口装置。
[0004]为了实现上述目的，本实用新型所采用的技术手段是:一种单芯片网络转多串口装置，由ARM9处理器、FPGA、网络接口电路逻辑集成在一个芯片上构成，ARM9处理器和FPGA通过AXI总线连接；FPGA内置多串口并与多串口接口连接。
[0005]所述网络接口电路采用百兆、千兆自适应网络电路。
[0006]所述芯片为xiIinx ZYNQ的SOC芯片。
[0007]本实用新型具有以下优点:将MCU和接口芯片所实现的功能在一颗单芯片上完成，从而将原本在外部的芯片与芯片之间的总线迁移到单芯片的内部，获得更高的数据交换速度和带宽；同时引入千兆以太网络接口，提供更高的上下行数据通路和数据吞吐量；硬件设计简单、功耗低、稳定性高、系统延迟低、高速网络。
【专利附图】
【附图说明】
[0008]下面结合附图和实施例对本实用新型作进一步的阐述。
[0009]图1为本实用新型的设计架构框图。
【具体实施方式】
[0010]如图1所示的一种单芯片网络转多串口装置，由ARM9处理器、FPGA、网络接口电路逻辑集成在一个芯片上构成，ARM9处理器和FPGA通过AXI总线连接；FPGA内置多串口并与多串口接口连接。
[0011]所述网络接口电路采用百兆、千兆自适应网络电路。
[0012]所述芯片为xilinx ZYNQ的SOC芯片，该芯片是整个方案的关键，该芯片将双核ARM9处理器和FPGA逻辑集成在一个芯片上。在ARM9运行Iinux操作系统，在Iinux系统上实现需要个各种软件功能，包括网口数据传输，串口数据收发，串口波特率配置等，串口波特率配置通过。
[0013]需要扩展的串口逻辑直接在FPGA上实现，然后通过芯片内部的AXI总线和ARM9系统直接连接。AXI总线是ARM公司的标准总线，它是面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持显著传输访问和乱序访问，并更加容易进行时序收敛。
[0014]以上所述仅是本实用新型的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做若干改进和替换，这些改进和替换也应视为本实用新型的保护范围。
【权利要求】
1.一种单芯片网络转多串口装置，其特征在于:由ARM9处理器、FPGA、网络接口电路逻辑集成在一个芯片上构成，ARM9处理器和FPGA通过AXI总线连接；FPGA内置多串口并与多串口接口连接。
2.根据权利要求1所述的单芯片网络转多串口装置，其特征在于:所述网络接口电路采用百兆、千兆自适应网络电路。
3.根据权利要求1所述的单芯片网络转多串口装置，其特征在于:所述芯片为xilinxZYNQ的SOC芯片。
【文档编号】G06F13/20GK204044809SQ201420309423
【公开日】2014年12月24日 申请日期:2014年6月12日 优先权日:2014年6月12日
【发明者】曹学磊, 王增志, 曹学良 申请人:曹学良